-
公开(公告)号：CN109936913B
公开(公告)日：2024-06-04
申请号：CN201811471501.2
申请日：2018-12-04
Applicant: 三星电子株式会社
Abstract: 提供了一种印刷电路板(PCB)、一种存储器模块和一种包括存储器模块的存储器系统。该PCB包括：第一绝缘层；垫，设置在第一绝缘层上；以及第一参考层，其上设置有第一绝缘层，第一参考层包括用于形成传输到垫的信号的返回路径的介电通道，导线设置在介电通道中并且设置为形成信号的传输路径。该PCB还包括：第二绝缘层，其上设置有第一参考层；以及第二参考层，其上设置有第二绝缘层，第二参考层进一步形成所述返回路径。垫的电容对应于垫与第二参考层之间的距离。
-
公开(公告)号：CN109697998B
公开(公告)日：2023-09-26
申请号：CN201811230192.X
申请日：2018-10-22
Applicant: 三星电子株式会社
Abstract: 本申请提供了一种非易失性存储装置、存储设备和训练数据线的方法。所述存储设备包括多个非易失性存储装置；以及控制器，所述多个非易失性存储装置通过多条数据线共同连接到所述控制器，所述控制器被配置为通过对所述多个非易失性存储装置中的第一非易失性存储装置执行第一训练操作来检测第一偏移信息，所述控制器还被配置为基于所述第一偏移信息对所述多个非易失性存储装置中的第二非易失性存储装置执行第二训练操作。
-
公开(公告)号：CN108363620B
公开(公告)日：2023-01-10
申请号：CN201810007083.5
申请日：2018-01-04
Applicant: 三星电子株式会社
IPC: G06F9/50
Abstract: 一种内存模块包括：主机接口，其被配置为提供到主计算机的接口；一个或多个内存设备；去重引擎，其被配置为提供大于所述一个或多个内存设备的物理大小的所述内存模块的虚拟内存容量；内存控制器，其用于控制对所述一个或多个内存设备的访问；易失性存储器，其包括哈希表、溢出内存区域和信用单元，其中，当哈希冲突发生或哈希表满时，溢出内存区域存储用户数据，并且其中，信用单元存储溢出内存区域中的无效条目的地址；以及控制逻辑，其被配置为控制溢出内存区域和信用单元，并且生成指示溢出内存区域和信用单元的状态的警告。
-
-
公开(公告)号：CN107402889A
公开(公告)日：2017-11-28
申请号：CN201710358270.3
申请日：2017-05-19
Applicant: 三星电子株式会社
IPC: G06F12/02 , G06F12/0866
CPC classification number: G06F12/0261 , G06F12/0866
Abstract: 提供一种检索数据方法、存储数据方法和重复数据删除模块。所述方法包括：识别数据的逻辑地址；根据逻辑地址，通过查找转换表中的逻辑地址的至少一部分，识别数据的物理行ID；对各个物理行进行定位，所述各个物理行对应于物理行ID；从所述各个物理行检索数据，检索的步骤包括将各个哈希缸复制到读取缓存，所述各个哈希缸包括：各个哈希桶，所述各个哈希桶包括所述各个物理行；各个参考计数器桶，所述各个参考计数器桶包括与所述各个物理行相关联的各个参考计数器。
-
Patent Agency Ranking
公开(公告)号：CN119854236A
公开(公告)日：2025-04-18
申请号：CN202411436167.2
申请日：2024-10-15
Applicant: 三星电子株式会社
IPC: H04L49/00 , H04L49/111 , H04L49/10
Abstract: 一种包括交换机的装置可以包括：第一接口，被配置为与至少一个存储器设备通信；以及第二接口，被配置为与第一物理连接器和第二物理连接器通信；其中，所述交换机被配置为使用存储器访问协议使用所述第一物理连接器与设备通信。第二接口可以被配置为使用所述存储器访问协议使用所述第二物理连接器与第二设备通信。该装置还可以包括第二交换机，该第二交换机包括：第三接口，被配置为与所述至少一个存储器设备通信；以及第四接口，被配置为与第三物理连接器和第四物理连接器通信，其中，所述第二交换机被配置为使用所述存储器访问协议使用所述第三物理连接器与所述设备通信。
-
公开(公告)号：CN119739648A
公开(公告)日：2025-04-01
申请号：CN202411224095.5
申请日：2024-09-03
Applicant: 三星电子株式会社
IPC: G06F12/0871 , G06F12/02 , G06N20/00
Abstract: 公开了用于存储器装置中的高速缓存管理的方法、电子装置和电子系统。所述电子系统可包括：存储器装置，包括存储器介质和存储设备介质，其中，存储器装置被配置为：发送访问信息，接收地址信息，以及使用地址信息来自存储设备介质的数据填充至存储器介质；以及训练装置，包括一个或多个电路，其中，所述一个或多个电路被配置为：从存储器装置接收访问信息，使用访问信息和应用权重确定地址信息，以及将地址信息发送至存储器装置。所述一个或多个电路还可被配置为：将轨迹信息发送至训练系统；从训练系统接收权重集，其中，权重集基于轨迹信息；以及基于权重集修改应用权重。
-
公开(公告)号：CN118672948A
公开(公告)日：2024-09-20
申请号：CN202311422919.5
申请日：2023-10-30
Applicant: 三星电子株式会社
Abstract: 提供了一种存储控制器和一种存储设备。所述存储控制器包括：主机接口，被配置为与主机通信；缓冲存储器，被配置为缓冲从非易失性存储器读取的数据；高速缓存存储器，包括多个高速缓存行并且被配置为将数据存储在多个高速缓存行中的至少一者中；以及高速缓存控制器，被配置为管理状态位图。状态位图根据与从主机接口接收到的请求相对应的操作指示多个高速缓存行的优先级信息，并且高速缓存控制器还被配置为基于状态位图在多个高速缓存行当中选择要被替换的受害者高速缓存行。在这种情况下，与请求相对应的操作对应于正常读取、预取、读取后读取和预取后读取中的一种。
-
公开(公告)号：CN116594931B
公开(公告)日：2024-04-05
申请号：CN202310609420.9
申请日：2017-09-30
Applicant: 三星电子株式会社
Inventor： 克里希纳·T·马拉丁 , 金钟民 , 郑宏忠
IPC: G06F13/16 , G06F12/0882
Abstract: 提供一种计算系统和用于操作计算系统的方法。一种伪主存储器系统，包括用于使用压缩、重复删除和/或纠错来执行存储器增强的存储器适配器电路。存储器适配器电路连接到存储器，并采用存储器增强方法来增大所述存储器的有效存储容量。存储器适配器电路还连接到存储器总线并实现用于连接存储器总线的NVDIMM‑F接口或修改的NVDIMM‑F接口。
-
公开(公告)号：CN116594931A
公开(公告)日：2023-08-15
申请号：CN202310609420.9
申请日：2017-09-30
Applicant: 三星电子株式会社
Inventor： 克里希纳·T·马拉丁 , 金钟民 , 郑宏忠
IPC: G06F13/16 , G06F12/0882
Abstract: 提供一种计算系统和用于操作计算系统的方法。一种伪主存储器系统，包括用于使用压缩、重复删除和/或纠错来执行存储器增强的存储器适配器电路。存储器适配器电路连接到存储器，并采用存储器增强方法来增大所述存储器的有效存储容量。存储器适配器电路还连接到存储器总线并实现用于连接存储器总线的NVDIMM‑F接口或修改的NVDIMM‑F接口。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.04 seconds)
