-
公开(公告)号：CN103578926B
公开(公告)日：2018-01-02
申请号：CN201310347252.7
申请日：2013-08-09
Applicant: 三星电子株式会社
IPC: H01L21/02
CPC classification number: H01L33/12 , H01L21/02381 , H01L21/02458 , H01L21/02505 , H01L21/02507 , H01L21/0251 , H01L21/0254 , H01L33/0066 , H01L33/0079
Abstract: 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1‑x‑yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。
-
公开(公告)号：CN106206863A
公开(公告)日：2016-12-07
申请号：CN201610364734.7
申请日：2016-05-27
Applicant: 三星电子株式会社
CPC classification number: H01L33/007 , C30B29/403 , C30B33/06 , F21K9/237 , F21K9/275 , F21S41/141 , F21S43/14 , F21V23/005 , F21Y2113/10 , F21Y2115/10 , H01L21/02439 , H01L21/02458 , H01L21/02494 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L21/02658 , H01L33/12 , H01L2224/48091 , H01L2224/48227 , H01L2224/48237 , H01L2224/48247 , H01L2224/48257 , H01L2224/49107 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L33/0075 , H01L33/22 , H01L33/32
Abstract: 提供了制造半导体衬底的方法以及用于半导体生长的衬底。所述制造半导体衬底的方法可以包括：在生长衬底上形成缓冲层；在所述缓冲层中形成多个开口，所述多个开口穿过所述缓冲层并且彼此分隔开；在所述生长衬底上形成多个腔，所述多个腔排列为分别对应于所述多个开口；在所述缓冲层上生长半导体层，生长所述半导体层包括用所述半导体层填充所述多个开口；以及将所述缓冲层和所述半导体层从所述生长衬底分离，其中所述生长衬底与所述缓冲层之间的分界处的所述多个开口中的每一个的直径小于所述分界处的所述多个腔中的每一个的直径。
-
公开(公告)号：CN103531612A
公开(公告)日：2014-01-22
申请号：CN201310273079.0
申请日：2013-07-02
Applicant: 三星电子株式会社
CPC classification number: H01L29/151 , H01L21/02381 , H01L21/02433 , H01L21/02447 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/02576 , H01L21/02579 , H01L21/02581 , H01L21/02587 , H01L29/2003 , H01L21/02439 , H01L29/267
Abstract: 本发明提供一种半导体器件。该半导体器件包括：硅衬底；缓冲结构，设置在硅衬底上；以及至少一个镓氮化物基半导体层，形成在缓冲结构上。缓冲结构包括多个氮化物半导体层以及与多个氮化物半导体层交替地设置并包括IV-IV族半导体材料的多个应力控制层。
-
公开(公告)号：CN119486402A
公开(公告)日：2025-02-18
申请号：CN202410888831.0
申请日：2024-07-04
Applicant: 三星电子株式会社
IPC: H10H20/819 , H10H20/821 , H10H20/816 , H10H20/811 , H10H20/01 , H10H29/14 , G09F9/33 , B82Y40/00 , B82Y20/00 , B82Y30/00
Abstract: 本发明提供了一种纳米棒发光器件、制造其的方法和包括其的显示装置。该纳米棒发光器件包括：支撑层；从支撑层的上表面突出并包括掺杂为第一导电类型的半导体材料的第一类型半导体纳米核心；掩模层，在支撑层的上表面上并在垂直方向上延伸到第一类型半导体纳米核心的第一高度，并与第一类型半导体纳米核心的表面相邻；发光层，具有多量子阱结构，与第一类型半导体纳米核心的在垂直方向上在第一高度之上的一部分相邻；以及第二类型半导体层，与发光层的表面相邻并且包括掺杂为第二导电类型的半导体材料。
-
公开(公告)号：CN119311069A
公开(公告)日：2025-01-14
申请号：CN202410929457.4
申请日：2024-07-11
Applicant: 三星电子株式会社
Abstract: 半导体器件，包括产生基准电压的带隙基准发生器；开关控制电压发生器，其基于所述基准电压产生第一基准电流，并且通过将第一基准电流分发给第一路径和第二路径来产生自适应开关电平电压，第一路径包括第一电阻器，并且第二路径包括串联连接的第二电阻器和第一双极结型晶体管；以及开关控制器，其基于自适应开关电平电压产生用于控制包括在带隙基准发生器中的开关的开关控制信号。自适应开关电平电压具有比第一双极结型晶体管的基极‑发射极电压的相对于温度的斜率大的相对于温度的斜率。
-
Patent Agency Ranking
公开(公告)号：CN117476832A
公开(公告)日：2024-01-30
申请号：CN202310858488.0
申请日：2023-07-13
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种发光结构、显示装置和显示装置的制造方法。该发光结构包括：基板；第一外延结构，设置在基板上；第二外延结构，设置在第一外延结构上；以及第三外延结构，设置在第二外延结构上。第一外延结构、第二外延结构和第三外延结构中的每个以依次堆叠结构包括第一导电性的第一半导体层、载流子阻挡层、有源层和第二导电性的第二半导体层。
-
-
公开(公告)号：CN113049129A
公开(公告)日：2021-06-29
申请号：CN202011054017.7
申请日：2020-09-29
Applicant: 三星电子株式会社
Abstract: 一种温度测量电路，包括：带隙基准电路，被配置为生成与工作温度无关的固定的带隙基准电压；基准电压生成器电路，被配置为通过调整所述带隙基准电压生成测量基准电压；感测电路，被配置为基于偏置电流生成温变电压，其中，所述温变电压根据所述工作温度变化；模数转换器电路，被配置为基于所述测量基准电压和所述温变电压生成指示所述工作温度的第一数字代码；以及模拟内置自测试(BIST)电路，被配置为生成多个标志信号，其指示所述带隙基准电压、所述测量基准电压和与所述偏置电流相对应的偏置电压中的每一个是否包括在预定范围内。
-
-
公开(公告)号：CN104425665A
公开(公告)日：2015-03-18
申请号：CN201410431583.3
申请日：2014-08-28
Applicant: 三星电子株式会社
CPC classification number: H01L33/06 , H01L33/007 , H01L33/12 , H01L33/14 , H01L33/32
Abstract: 根据示例实施例，一种半导体发光器件包括第一半导体层、第一半导体层上的凹坑扩大层、凹坑扩大层上的有源层、空穴注入层以及空穴注入层上的第二半导体层。第一半导体层掺杂有第一导电类型的掺杂物。凹坑扩大层的上表面和有源层的侧表面在位错上限定了具有斜表面的凹坑。凹坑为倒棱锥形空间。空穴注入层位于有源层的顶表面和凹坑的斜表面上。第二半导体层掺杂有与第一导电类型不同的第二导电类型的掺杂物。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.031 seconds)
