公开(公告)号：CN118201356A

公开(公告)日：2024-06-14

申请号：CN202311635897.0

申请日：2023-12-01

Applicant: 三星电子株式会社

Inventor： 金恩靓

IPC: H10B12/00

Abstract: 一种半导体装置，包括：布线，在基底上，第一线部分在第一方向上具有线形，头锤图案连接到第一线部分的在第一方向上的一端；第二布线，在与第一方向垂直的第二方向上与第一布线间隔开，第二布线包括与第一线部分平行的第二线部分；第一接触插塞，将第一线部分和第二线部分电连接，第一接触插塞在第一方向上邻近于第一线部分的第一端和第二线部分的第二端。第一接触插塞具有比第一布线和第二布线中的每个的底表面高的底表面。第一头锤图案的上表面接触绝缘材料。

公开(公告)号：CN115513207A

公开(公告)日：2022-12-23

申请号：CN202210649266.3

申请日：2022-06-09

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金铉用 ,  李相昊 ,  安容奭 ,  崔宰福

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器件，该半导体存储器件包括：器件隔离图案，在基板中并限定彼此间隔开的第一有源部分和第二有源部分，其中第一有源部分的中心邻近第二有源部分的端部；跨越第一有源部分的中心的位线；在位线和第一有源部分之间的位线接触；以及在第二有源部分的该端部上的第一存储节点焊盘。第一存储节点焊盘包括第一焊盘侧壁和第二焊盘侧壁。第一焊盘侧壁邻近位线接触。第二焊盘侧壁与第一焊盘侧壁相反。当在平面图中观看时，第二焊盘侧壁在远离位线接触的方向上是凸起的。

公开(公告)号：CN115411039A

公开(公告)日：2022-11-29

申请号：CN202210591218.3

申请日：2022-05-26

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金孝燮 ,  崔宰福 ,  安容奭 ,  安濬爀 ,  李基硕 ,  李明东 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

公开(公告)号：CN113972212A

公开(公告)日：2022-01-25

申请号：CN202110830313.X

申请日：2021-07-22

Applicant: 三星电子株式会社

Inventor： 金惠远 ,  金恩靓 ,  成金重 ,  崔宰福

IPC: H01L27/11 ,  H01L21/8244 ,  H01L21/762

Abstract: 一种半导体装置，包括：衬底，其包括单元区、外围区和单元区与外围区之间的边界区；单元器件隔离图案，其位于衬底的单元区上，以限定单元有源图案；外围器件隔离图案，其位于衬底的外围区上，以限定外围有源图案；以及绝缘隔离图案，其位于衬底的边界区上，所述绝缘隔离图案在单元有源图案与外围有源图案之间，其中，绝缘隔离图案的底表面包括：第一边缘，其邻近于单元有源图案中对应的一个的侧表面，以及第二边缘，其邻近于外围有源图案中对应的一个的侧表面，当从衬底的底表面测量时，第一边缘位于低于第二边缘的高度。

公开(公告)号：CN113889455A

公开(公告)日：2022-01-04

申请号：CN202110742338.4

申请日：2021-07-01

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金惠远 ,  柳成然

IPC: H01L23/50 ,  H01L23/522 ,  H01L23/528 ,  H01L27/12

Abstract: 一种半导体器件包括：多个第一导电图案，在基板上在第一方向上平行地延伸；多个第二导电图案，在基板上在与第一方向交叉的第二方向上平行地延伸；多个掩埋接触，在所述多个第一导电图案之间和在所述多个第二导电图案之间连接到基板；以及着陆焊盘，在所述多个掩埋接触上连接到每个掩埋接触。着陆焊盘包括在平面图中在第一方向上延伸的第一侧表面以及在平面图中在第三方向上延伸的第二侧表面。在平面图中，第三方向不同于第一方向和第二方向。

公开(公告)号：CN109545772A

公开(公告)日：2019-03-29

申请号：CN201810466717.3

申请日：2018-05-16

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  金恩靓 ,  金熙中 ,  李基硕 ,  金奉秀 ,  李明东 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528

Abstract: 一种集成电路器件可以包括成对的线结构。每对线结构可以包括在第一水平方向上在衬底之上延伸的一对导电线、以及分别覆盖一对导电线的一对绝缘盖图案。集成电路器件可以包括在成对的线结构之间的导电插塞、以及在成对的绝缘盖图案之间接触导电插塞的顶表面的金属硅化物膜。在垂直于第一水平方向的第二水平方向上，导电插塞可以在成对的导电线之间具有第一宽度并在成对的绝缘盖图案之间具有第二宽度，其中第二宽度大于第一宽度。