-
公开(公告)号：CN101174646A
公开(公告)日：2008-05-07
申请号：CN200710110328.9
申请日：2007-06-13
Applicant: 三星电子株式会社
IPC: H01L27/24 , H01L27/22 , H01L23/522
CPC classification number: G11C11/16 , G11C11/22 , G11C13/0004 , G11C13/0007 , G11C13/003 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/76
Abstract: 公开了一种半导体存储器件和字线接触部的布局结构，其中，所述半导体存储器件包括：有源区、多个存储单元和字线接触部。有源区沿作为长度方向的第一方向设置在半导体衬底上，并且用作字线。多个存储单元沿第一方向设置在有源区上，并且每一个均由一个可变电阻器件和一个二极管器件组成。在字线接触部中，在各单元之间设置至少一个字线接触部，其中每一个单元均由有源区上的预定数目的存储单元构成。可以防止或大大减少诸如相邻字线之间的短路之类的桥接效应。
-
公开(公告)号：CN1272688C
公开(公告)日：2006-08-30
申请号：CN03108181.9
申请日：2003-03-31
Applicant: 三星电子株式会社
CPC classification number: H01L25/0657 , H01L23/49575 , H01L2224/48091 , H01L2225/06527 , H01L2924/13091 , H01L2924/00014 , H01L2924/00
Abstract: 一种用于在安装导线框架的上表面和下表面组装两个相同的半导体芯片以形成一个倒装芯片封装的倒装芯片接口电路，其至少包括彼此以镜面对称方式对称形成在芯片上的第一和第二地址焊盘以及第一和第二绑定选择焊盘。第一和第二地址焊盘输入有用于选择第一和第二半导体芯片的操作的信号。第一和第二输入焊盘选择及芯片选择信号响应由芯片的第一和第二地址焊盘及第一和第二绑定选择焊盘得到的信号而输出，第一和第二半导体芯片选择信号响应第一和第二输入焊盘和芯片选择信号而输出，接口使能信号响应第一和第二半导体芯片选择信号而输出。因此，当两个相同的芯片封装为一个半导体器件时，由绑定选择确定接口，从而防止了接口冲突的问题。
-
公开(公告)号：CN115083488A
公开(公告)日：2022-09-20
申请号：CN202210126135.7
申请日：2022-02-10
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置及其操作方法。所述非易失性存储器装置包括：多条位线，与多个单元串连接；共源极线，与所述多个单元串连接；至少一条虚设位线，设置在共源极线与所述多条位线之间；控制逻辑电路，响应于来自外部装置的命令而生成至少一个虚设位线驱动信号；以及虚设位线驱动器，响应于所述虚设位线驱动信号选择性地向所述至少一条虚设位线提供第一电压。
-
公开(公告)号：CN101004947B
公开(公告)日：2011-09-21
申请号：CN200610064301.6
申请日：2006-12-11
Applicant: 三星电子株式会社
IPC: G11C11/56
CPC classification number: G11C13/0069 , G11C11/5678 , G11C13/0004 , G11C2013/0078 , G11C2013/0092 , G11C2213/72 , G11C2213/79
Abstract: 一种相变存储器件包括：具有相变材料的存储单元；将逐级下降的置位电流提供给存储单元的写驱动器，其中逐级下降的置位电流包括多级连续减小的电流幅值；和控制写驱动器提供逐级下降的置位电流的持续时间的置位编程控制电路。
-
Patent Agency Ranking
公开(公告)号：CN1697082B
公开(公告)日：2010-07-07
申请号：CN200510071683.0
申请日：2005-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C13/0069 , G11C13/0004 , G11C2013/0078 , G11C2013/0088 , G11C2013/0092
Abstract: 一种编程相变型存储器阵列的方法和一种相变型存储器件的电路，所述阵列和存储器件都具有多个相变型存储单元，该方法和器件可以使其中所有的相变型存储单元被改变或者设置为置位电阻状态，并且可以减少将该相变型存储器阵列改变为置位电阻状态所需的时间。在这个方法中，可以将具有第一到第n等级的置位电流脉冲施加于该阵列的单元以将这些单元改变为置位电阻状态。按任何等级的施加于相变型存储单元的置位电流脉冲的最小电流电平可以高于该阵列的单元的基准电流电平。置位电流脉冲的指定电流电平可以按顺序逐个等级减小。
-
公开(公告)号：CN100557811C
公开(公告)日：2009-11-04
申请号：CN200610009594.8
申请日：2006-02-24
Applicant: 三星电子株式会社
IPC: H01L27/24 , H01L21/822
CPC classification number: G11C13/0004 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1675
Abstract: 本发明公开了一种具有单元二极管的相变存储器件的制造方法，包括在第一导电型的半导体衬底上，形成多条平行字线和填充所述字线之间间隙区的字线隔离层，所述字线形成以具有与所述第一导电型不同的第二导电型并且具有平的顶表面；在所述字线和字线隔离层上形成上成型层，构图所述上成型层以形成暴露所述字线预定区的多个上开口；在所述上开口内顺序形成第一半导体图案和第二半导体图案，所述第一半导体图案形成以具有所述第一导电型或第二导电型，并且所述第二半导体图案形成以具有第一导电型；并且分别在所述第二半导体图案上方形成多个相变材料图案，所述相变材料图案分别电连接到所述第二半导体图案。
-
公开(公告)号：CN1838321A
公开(公告)日：2006-09-27
申请号：CN200610071461.3
申请日：2006-03-24
Applicant: 三星电子株式会社
IPC: G11C11/56 , G11C11/4193 , G11C16/02 , G11C16/06
CPC classification number: G11C11/5678 , G11C13/0004
Abstract: 本发明公开了一种相变随机存取存储器(PRAM)设备，其包括多个行和列的PRAM存储器单元以及至少一个电耦合到一列PRAM存储器单元的局部位线。第一和第二位线选择电路被提供来提高可以使用位线信号来存取和驱动至少一条局部位线的速率。这些第一和第二位线选择电路被配置成在从该列中的所选一个PRAM存储器单元读取数据的操作期间将至少一条局部位线的第一和第二末端电连接到总位线。
-
公开(公告)号：CN1832190A
公开(公告)日：2006-09-13
申请号：CN200610009594.8
申请日：2006-02-24
Applicant: 三星电子株式会社
IPC: H01L27/24 , H01L21/822
CPC classification number: G11C13/0004 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1675
Abstract: 本发明公开了一种具有单元二极管的相变存储器件及其制造方法。所述相变存储器件包括：第一导电型的半导体衬底；设置在半导体衬底上的多条平行字线，所述字线具有不同于第一导电型的第二导电型并且具有基本平的顶表面；沿各条字线的字线长度方向一维排列的多个第一半导体图案，第一半导体图案具有第一导电型或第二导电型；堆叠在第一半导体图案上的具有第一导电型的第二半导体图案；提供于具有第二半导体图案的衬底上的绝缘层，所述绝缘层填充字线之间的间隙区、第一半导体图案间的间隙区和第二半导体图案之间的间隙区；以及二维排列于绝缘层上多个相变材料图案，并且所述相变材料图案分别电连接到第二半导体图案。
-
公开(公告)号：CN1574092A
公开(公告)日：2005-02-02
申请号：CN200410046553.7
申请日：2004-06-02
Applicant: 三星电子株式会社
IPC: G11C11/56
CPC classification number: G11C13/0004 , G11C11/5678 , G11C2213/79 , H01L27/2436 , H01L27/2472 , H01L45/06 , H01L45/122 , H01L45/144
Abstract: 一种包括多个存取晶体管和由多个存取晶体管共享的可变相薄膜的相随机存取存储器，每个存取晶体管包括漏极区。可变相薄膜通过第一电极连接到位线，并且通过多个第二电极中的至少一个连接到每个对应的漏极区。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.064 seconds)
