公开(公告)号：CN109256390B

公开(公告)日：2024-04-16

申请号：CN201810762317.7

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  金柄宅 ,  林浚熙

IPC: H10B41/27 ,  H10B41/30 ,  H10B43/27 ,  H10B43/30

Abstract: 提供了一种垂直存储器件及其制造方法。该垂直存储器件包括堆叠在衬底上的栅电极层、贯穿栅电极层的沟道层、以及第一外延层，第一外延层与沟道层的下部接触并包括具有比沟道层的外径小的直径的区域。

公开(公告)号：CN109037221B

公开(公告)日：2024-02-09

申请号：CN201810319527.9

申请日：2018-04-11

Applicant: 三星电子株式会社

Inventor： 田昌勋 ,  金容锡 ,  林浚熙

IPC: H10B41/40 ,  H10B43/40

Abstract: 一种半导体器件包括：存储单元区域，包括沿着沟道孔布置的存储单元，沟道孔提供在基板上以在垂直于基板的上表面的方向上延伸；以及外围电路区域，设置在存储单元区域的外面并包括低电压晶体管和高电压晶体管。低电压晶体管包括第一晶体管，该第一晶体管包括第一栅电介质层和包含金属的第一栅电极层，高电压晶体管包括第二晶体管，该第二晶体管包括具有比第一栅电介质层的介电常数低的介电常数的第二栅电介质层和包含多晶硅的第二栅电极层。

公开(公告)号：CN109087994B

公开(公告)日：2022-08-23

申请号：CN201810603206.1

申请日：2018-06-12

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  朴日穆 ,  林浚熙

IPC: H01L43/08

Abstract: 公开了一种半导体器件，其包括第一导线、与第一导线交叉的第二导线以及在第一导线和第二导线之间的交叉点处的存储单元。每个存储单元包括磁隧道结图案、与磁隧道结图案串联连接的双向开关图案以及在磁隧道结图案和双向开关图案之间的导电图案。

公开(公告)号：CN109256390A

公开(公告)日：2019-01-22

申请号：CN201810762317.7

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  金柄宅 ,  林浚熙

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件及其制造方法。该垂直存储器件包括堆叠在衬底上的栅电极层、贯穿栅电极层的沟道层、以及第一外延层，第一外延层与沟道层的下部接触并包括具有比沟道层的外径小的直径的区域。