非易失性存储器设备
    21.
    发明授权

    公开(公告)号:CN112420110B

    公开(公告)日:2025-02-28

    申请号:CN202010836633.1

    申请日:2020-08-19

    Abstract: 提供了一种能够最小化与读取扰动相关联的监视开销的非易失性存储器设备。该非易失性存储器设备包括:存储器单元阵列,其包括第一单元串,该第一单元串包括串联连接的多个存储器单元,其中,多个存储器单元包括第一监视单元、第一存储器单元和第二存储器单元;以及行解码器,其当读取存储器单元当中的第一存储器单元时,向第一存储器单元提供第一读取电压并且向第一监视单元提供第一监视电压,并且当读取第二存储器单元时,向第二存储器单元提供第一读取电压并且向第一监视单元提供不同于第一监视电压的第二监视电压。

    非易失性存储器设备和存储系统

    公开(公告)号:CN112420109B

    公开(公告)日:2025-01-17

    申请号:CN202010748789.4

    申请日:2020-07-30

    Abstract: 一种非易失性存储器设备包括:存储器单元阵列,该存储器单元阵列包括多个单元串,单元串中的至少一个包括在与基板的表面垂直的方向上堆叠的多个存储器单元,存储器单元中的至少一个是存储至少三个比特的多层级单元;以及控制逻辑电路,被配置为控制页缓冲器以利用一个读取电压来读取存储器单元的快速读取页以及存储器单元的至少两个正常读取页利用相同数量的读取电压来读取。

    包括存储控制器的存储装置和用于操作存储控制器的方法

    公开(公告)号:CN115718563A

    公开(公告)日:2023-02-28

    申请号:CN202210888609.1

    申请日:2022-07-27

    Abstract: 提供了包括存储控制器的存储装置和用于操作存储控制器的方法。所述用于操作存储控制器的方法包括:接收第一读取命令;使用第一读取电平执行对存储在非易失性存储器中的数据的第一读取,并接收第一读取数据;执行对第一读取数据的第一纠错解码以确定第一纠错解码是否成功;使用预定方法确定第二读取电平,并确定第二读取电平的第一软决策偏移值;使用确定的第二读取电平和第一软决策偏移值读取存储在非易失性存储器中的数据,并接收第一软决策数据;执行对第一软决策数据的第二纠错解码以确定第二纠错解码是否成功;并存储第二读取电平、用于确定第二读取电平的第一方法和第一软决策偏移值。

    存储装置、存储器系统、及其读取电压决定方法

    公开(公告)号:CN107957851B

    公开(公告)日:2022-04-26

    申请号:CN201710892707.1

    申请日:2017-09-27

    Abstract: 一种存储器系统包括多个存储装置,所述存储装置分别包括非易失性存储器装置。客户机装置被配置成收集从所述存储装置提供的所述非易失性存储器装置的劣化信息。服务器装置被配置成接收所收集劣化信息并通过基于所收集劣化信息以及初始劣化信息执行机器学习来实时地预测所述非易失性存储器装置的劣化程度。所述客户机装置基于来自所述服务器装置的所述非易失性存储器装置的劣化程度来确定所述非易失性存储器装置的读取电平。所述存储装置将所述非易失性存储器装置设定成基于在所述客户机装置中确定的所述读取电平来运行。

    存储装置及其操作方法
    26.
    发明公开

    公开(公告)号:CN112863579A

    公开(公告)日:2021-05-28

    申请号:CN202011349291.7

    申请日:2020-11-26

    Abstract: 提供了存储装置及其操作方法。所述存储装置包括非易失性存储器和存储器控制器。非易失性存储器包括均包含多条字线的存储器块。存储器控制器确定所述多条字线中的每条字线的字线强度,基于字线强度调整所述多条字线中的每条字线的状态计数,并且调整所述多条字线中的每条字线的编程参数以减小所述多条字线之间的编程时间变化。

    非易失性存储器件和存储系统

    公开(公告)号:CN111667859B

    公开(公告)日:2021-05-25

    申请号:CN202010483944.4

    申请日:2017-07-28

    Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列,并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量,选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。

    非易失性存储器件和存储系统

    公开(公告)号:CN111667860B

    公开(公告)日:2021-05-04

    申请号:CN202010484342.0

    申请日:2017-07-28

    Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列,并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量,选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。

    非易失性存储器件和存储系统

    公开(公告)号:CN111667858B

    公开(公告)日:2021-05-04

    申请号:CN202010483932.1

    申请日:2017-07-28

    Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列,并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量,选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。

Patent Agency Ranking