-
公开(公告)号：CN117636941A
公开(公告)日：2024-03-01
申请号：CN202311022803.2
申请日：2023-08-14
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/4091 , G11C11/4094
Abstract: 公开了一种存储器装置。所述存储器装置包括：多个子阵列区域，各自包括多个存储器单元；多个接触区域，位于所述多个子阵列区域之间；多条字线，各自在第一方向上延伸以穿过所述多个子阵列区域和所述多个接触区域；以及多个子字线驱动器，在所述多个子阵列区域下方并且被配置为驱动所述多条字线，其中，所述多个接触区域中的每个包括将所述多条字线之中的相应的字线电连接到子字线驱动器的多个接触件。
-
公开(公告)号：CN110120243B
公开(公告)日：2023-11-07
申请号：CN201910004034.0
申请日：2019-01-03
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了半导体存储器装置、操作其的方法以及存储器系统。所述半导体存储器装置包括：存储器单元阵列、纠错码引擎、输入/输出选通电路以及控制逻辑电路。存储器单元阵列包括多个存储体阵列，每个存储体阵列包括动态存储器单元。响应于访问地址和命令，控制逻辑电路生成用于控制输入/输出选通电路的第一控制信号和用于控制纠错码引擎的第二控制信号。控制逻辑电路响应于第一命令控制纠错码引擎对将被存储在至少一个存储体阵列的第一页中的写入数据执行s位纠错码编码，并响应于第二命令控制纠错码引擎对从第一页读取的第一码字执行t位纠错码解码。
-
公开(公告)号：CN115910150A
公开(公告)日：2023-04-04
申请号：CN202210915800.0
申请日：2022-08-01
Applicant: 三星电子株式会社
IPC: G11C11/4091 , G11C11/4063
Abstract: 提供了位线感测放大器和半导体存储器装置。所述位线感测放大器包括：多个半导体器件，包括并排设置的感测晶体管和选择晶体管，并且所述多个半导体器件被配置为感测位线和互补位线的电压变化；和布线图案，连接到所述多个半导体器件中的至少一个。感测晶体管共享源电极。选择晶体管可被控制为互补地导通和截止。布线图案包括：第一布线图案，电连接感测晶体管的栅电极和选择晶体管的漏电极；和第二布线图案，电连接感测晶体管的栅电极和另一感测晶体管的漏电极。
-
公开(公告)号：CN113223587A
公开(公告)日：2021-08-06
申请号：CN202011544394.9
申请日：2020-12-23
Applicant: 三星电子株式会社
Abstract: 提供了易失性存储装置及其数据感测方法。所述易失性存储装置包括：第一读出放大器，所述第一读出放大器通过第一位线连接到第一存储单元，并被配置为感测存储在所述第一存储单元中的2位数据；第二读出放大器，所述第二读出放大器通过第二位线连接到第二存储单元，并被配置为感测存储在所述第二存储单元中的2位数据，所述第二位线的长度大于所述第一位线的长度；和驱动电压供应电路，所述驱动电压供应电路被配置为将第一驱动电压供应到所述第一读出放大器，并且将第二驱动电压供应到所述第二读出放大器，所述第二驱动电压的电压电平不同于所述第一驱动电压的电压电平。
-
公开(公告)号：CN111161764A
公开(公告)日：2020-05-15
申请号：CN201911009858.3
申请日：2019-10-23
Applicant: 三星电子株式会社
IPC: G11C7/06 , G11C7/08 , G11C11/4091
Abstract: 提供一种感测放大器。感测放大器被配置为：将存储在存储器单元中的单元电压感测为2位数据的最高有效位(MSB)和最低有效位(LSB)。感测放大器在单元位线与感测放大器的保持位线电断开的状态下感测2位数据的MSB，并且在单元位线电连接到保持位线的状态下感测2位数据的LSB。感测放大器被配置为在感测2位数据的MSB和LSB之前均衡感测放大器的位线对。感测放大器被配置为将与感测的2位数据的MSB和LSB对应的单元电压恢复到存储器单元。
-
Patent Agency Ranking
公开(公告)号：CN118019326A
公开(公告)日：2024-05-10
申请号：CN202311250052.X
申请日：2023-09-26
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体装置，包括衬底上的BLSA电路图案、在衬底的与BLSA电路图案相邻的部分上的列电路图案、以及单元阵列。单元阵列包括在BLSA电路图案和列电路图案上沿第一方向延伸并沿第二方向彼此间隔开的位线、沿第二方向延伸并沿第一方向彼此间隔开的栅电极、在栅电极在第一方向上的侧壁上的栅极绝缘图案、在栅极绝缘图案在第一方向上的侧壁上并接触位线的沟道、沟道上的着陆焊盘、以及着陆焊盘上的电容器。BLSA电路图案和列电路图案在竖直方向上与单元阵列重叠。
-
公开(公告)号：CN117789778A
公开(公告)日：2024-03-29
申请号：CN202311109792.1
申请日：2023-08-30
Applicant: 三星电子株式会社
Abstract: 公开存储器装置，所述存储器装置包括：第一存储器单元，与第一字线和第一位线电连接；第一位线感测放大器电路，与第一位线电连接；第一局部感测放大器电路，通过第一局部输入/输出线与第一位线感测放大器电路电连接；第一局部驱动器，通过第一预全局输入/输出线与第一局部感测放大器电路电连接；以及感测放大器和写入驱动器，通过全局输入/输出线与第一局部驱动器电连接，并且第一局部驱动器基于针对第一存储器单元的操作选择性地将第一预全局输入/输出线与全局输入/输出线电断开。
-
公开(公告)号：CN117594078A
公开(公告)日：2024-02-23
申请号：CN202311019119.9
申请日：2023-08-11
Applicant: 三星电子株式会社
IPC: G11C7/06 , G11C7/12 , G11C11/4097
Abstract: 半导体存储器器件包括：存储器单元阵列，其位于第一层中，并且包括字线、单元位线和位于字线和单元位线交叉的区域中的存储器单元；以及位于不同于第一层的第二层中的至少一个位线感测放大器。位线感测放大器连接到与单元位线连接的位线以及连接到与位线相对应的互补位线。位线感测放大器检测存储在至少一个存储器单元中的数据。至少一个单元位线中的每一个被分割为两个或更多个部分，并且该两个或更多个部分别连接到与位线感测放大器连接的位线和互补位线。
-
公开(公告)号：CN117457046A
公开(公告)日：2024-01-26
申请号：CN202310779980.9
申请日：2023-06-28
Applicant: 三星电子株式会社
IPC: G11C11/4074 , G11C11/4091
Abstract: 公开了包括感测放大器的存储器装置以及操作感测放大器的方法。一种操作位线感测放大器的方法可包括：通过将位线、互补位线、感测位线和互补感测位线充电到预充电电压执行正常预充电操作，通过将位线连接到感测位线、将互补位线连接到互补感测位线、将大于预充电电压的第一内部电压施加到P型感测放大器以及将小于预充电电压的第二内部电压施加到N型感测放大器来执行第一偏移补偿操作。通过在将第二内部电压施加到N型感测放大器的同时将预充电电压施加到P型感测放大器来执行第二偏移补偿操作。通过将位线与感测位线分离，将互补位线与互补感测位线分离，将感测位线连接到互补感测位线，将预充电电压施加到N型感测放大器执行位线偏移检测操作。
-
公开(公告)号：CN112289367A
公开(公告)日：2021-01-29
申请号：CN202010469361.6
申请日：2020-05-28
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了半导体存储装置和操作半导体存储装置的方法。所述半导体存储装置包括存储单元阵列、ECC引擎、至少一个电压发生器和控制逻辑电路。所述存储单元阵列包括耦接到字线和位线的多个存储单元以及感测存储在所述多个存储单元中的数据的多个读出放大器。所述ECC引擎从所述存储单元阵列的目标页面读取存储数据，对所述存储数据执行ECC解码，基于所述ECC解码，检测所述存储数据中的错误，并输出与所述错误相关联的错误信息。所述至少一个电压发生器分别向所述多个读出放大器提供驱动电压。所述控制逻辑电路控制所述ECC引擎，以及基于包括所述错误信息的错误模式信息，控制所述至少一个电压发生器增大所述多个读出放大器中的每个读出放大器的操作容限。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.029 seconds)
