公开(公告)号：CN112650443A

公开(公告)日：2021-04-13

申请号：CN202011007655.3

申请日：2020-09-23

Applicant: 三星电子株式会社

Inventor： 金娟智 ,  徐荣德 ,  金燦河 ,  卢羌镐 ,  吴玄教 ,  李熙元

IPC: G06F3/06 ,  G06F11/10 ,  G06N20/00

Abstract: 公开一种控制非易失性存储器装置的存储控制器的操作方法。所述方法包括：在初始驱动时段，收集指示非易失性存储器装置的第一存储器区域的劣化因素的第一参数和指示在第一存储器区域发生的劣化的程度的第二参数；基于第一参数和第二参数选择多个函数模型中的第一函数模型，并且基于第一函数模型来预测第一存储器区域的第一错误趋势；基于第一错误趋势来确定第一可靠性间隔；以及基于第一可靠性间隔对非易失性存储器装置的第一存储器区域执行第一可靠性操作。

公开(公告)号：CN111190536A

公开(公告)日：2020-05-22

申请号：CN201911105609.4

申请日：2019-11-12

Applicant: 三星电子株式会社

Inventor： 吴玄教 ,  徐荣德 ,  宋镇百 ,  崔相炫

IPC: G06F3/06 ,  G11C16/08 ,  G11C16/30

Abstract: 一种存储设备，包括：非易失性存储器，包括多个块；缓冲存储器，存储通过使用读取电平读取与所述多个块的多个参考字线相连的存储器单元而生成的多个接通单元计数和人工神经网络模型；以及控制器，向人工神经网络模型输入所述多个接通单元计数中与目标块对应的接通单元计数和目标块的目标字线的编号，并且使用人工神经网络模型推断用于读取与目标字线相连的存储器单元的数据的多个读取电平。

公开(公告)号：CN108108810A

公开(公告)日：2018-06-01

申请号：CN201711191140.1

申请日：2017-11-24

Applicant: 三星电子株式会社

Inventor： 金灿河 ,  吴玄教 ,  金玉河 ,  卢承京 ,  白种南 ,  李东起 ,  李镇旭 ,  李熙元

IPC: G06N3/063 ,  G06F12/02 ,  G11C16/34

Abstract: 存储装置包括非易失性存储器件、缓冲存储器、控制器和神经形态芯片。神经形态芯片被配置为基于访问结果信息和访问环境信息生成访问分类器。控制器被配置为使用缓冲存储器执行对非易失性存储器件的第一访问，并且收集缓冲存储器中的第一访问的访问结果信息和访问环境信息。控制器被配置为使用缓冲存储器执行非易失性存储器件的第二访问。控制器被配置为通过使用与第二访问和访问分类器相关联的访问环境信息来获得与第二访问相关联的访问参数的预测结果。