公开(公告)号：CN116092561A

公开(公告)日：2023-05-09

申请号：CN202211073405.9

申请日：2022-09-02

Applicant: 三星电子株式会社

Inventor： 朴相元 ,  郑原宅 ,  李汉埈 ,  全秀昶

IPC: G11C16/10 ,  G11C16/30 ,  G11C16/26 ,  G11C16/04

Abstract: 提供了一种非易失性存储器和一种包括该非易失性存储器的存储装置。该非易失性存储器可以包括：第一存储器单元阵列，其包括连接到第一串选择线的第一选择晶体管；第二存储器单元阵列，其包括连接到通过第一切割线与第一串选择线间隔开的第二串选择线的第二选择晶体管；以及外围电路。外围电路可以将第一编程电压提供到第一选择晶体管，将与第一编程电压不同的第二编程电压提供到第二选择晶体管，响应于第一编程电压用第一阈值电压对第一选择晶体管进行编程，并且响应于第二编程电压用具有大于第一阈值电压的电平的电平的第二阈值电压对第二选择晶体管进行编程。

公开(公告)号：CN110942796A

公开(公告)日：2020-03-31

申请号：CN201910594574.9

申请日：2019-07-03

Applicant: 三星电子株式会社

Inventor： 金承范 ,  朴一汉 ,  李知英 ,  全秀昶

IPC: G11C16/26 ,  G11C16/08 ,  G11C16/24 ,  G06F12/02 ,  G06F12/0882

Abstract: 提供了一种非易失性存储器装置和操作非易失性存储器装置的方法，非易失性存储器装置包括：存储器单元阵列，包括页，每个页包括存储数据比特的存储器单元，每个数据比特通过不同的阈值电压是可选择的；页缓冲器电路，通过位线结合到存储器单元阵列，页缓冲器电路包括页缓冲器以从选择的存储器单元感测数据并且执行均包括两个顺序的感测操作的第一读取操作和第二读取操作以确定一个数据状态，每个页缓冲器包括锁存器，锁存器被配置为顺序地存储两个顺序感测操作的结果；以及控制电路，控制页缓冲器以存储第一读取操作的结果，在完成第一读取操作之后重置锁存器并且基于谷来执行第二读取操作，谷基于第一读取操作的结果来确定。

公开(公告)号：CN109658967A

公开(公告)日：2019-04-19

申请号：CN201811189134.7

申请日：2018-10-12

Applicant: 三星电子株式会社

Inventor： 全秀昶 ,  朴相元 ,  沈烔敎 ,  郭东勋

IPC: G11C16/30

CPC classification number: G06F3/0625 ,  G06F3/0653 ,  G06F3/0688 ,  G11C16/30 ,  G11C16/32

Abstract: 提供了一种具有存储器芯片的非易失性存储器设备。所述存储器芯片具有包括共享焊盘的多个存储器平面的存储器单元阵列，所述焊盘被配置为传送输入和输出信号。所述存储器芯片还具有控制电路，其被配置为：监视所述多个存储器平面的操作，以及基于监视的结果控制所述多个存储器平面中的至少一个的操作，使得所述多个存储器平面的峰值功率间隔是至少部分地分散的。

公开(公告)号：CN109410999A

公开(公告)日：2019-03-01

申请号：CN201810325034.6

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 全秀昶 ,  高贵汉 ,  郭东勋 ,  金真怜

IPC: G11C16/10 ,  G11C16/30 ,  G11C16/08

CPC classification number: G11C16/10 ,  G06F13/00 ,  G06F13/1642 ,  G11C5/148 ,  G11C7/1045 ,  G11C11/5671 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/30 ,  G11C16/32 ,  G11C16/3459 ,  H01L27/11582 ,  G11C16/08

Abstract: 提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。