基于NMOS的IP系统中硬件面板控制系统及调度方法

    公开(公告)号:CN112399267A

    公开(公告)日:2021-02-23

    申请号:CN202011217248.5

    申请日:2020-11-04

    Abstract: 本发明提供基于NMOS的IP系统中硬件面板控制系统及调度方法,包括:NMOS硬件控制面板和RDS管理服务模块;所述RDS管理服务模块,用于发现并管理系统中所有IT设备;对所有IT设备进行注册;对所有IT设备进行入、出信号的配置,形成NMOS配置信息;将所述NMOS配置信息下发到NMOS硬件控制面板;所述NMOS硬件控制面板,用于接收所述RDS管理服务模块发送的NMOS配置信息;根据所述NMOS配置信息,对IT设备进行信号切换操作。本发明NMOS硬件控制面板,配合发现注册模块和配置软件组成RDS管理服务模块,实现对专业的广播电视IT设备信号的调度管理和控制。

    一种8K/4K超高清原生IP媒体信号格式转换装置及转换方法

    公开(公告)号:CN119011945A

    公开(公告)日:2024-11-22

    申请号:CN202411109109.9

    申请日:2024-08-13

    Abstract: 本发明公开了一种8K/4K超高清原生IP媒体信号格式转换装置及转换方法,包括:互联的信号接处理模块、信号控制模块、和电源模块,信号处理模块的FPGA完成IP信号数据封包和解封包以及信号转换处理,信号控制模块的ARM完成与上层软件通讯以及工作参数配置;其中,信号处理模块包括依次连接的两个100G光纤网络接口、网络协议解包模块和网络协议封包模块、ST2110协议解包模块和ST2110协议封包模块、PTP时钟模块、HBM存储器和信号上下变换处理模块,信号处理模块的FPGA通过配置接口与信号控制模块的ARM相连。本发明采用嵌入式FPGA+ARM架构实现8K信号到4K信号的转换,具备整机体积小、功耗小、便携、性价比高的特点。

    一种多功能超高清IP播出切换器及切换方法

    公开(公告)号:CN119011944A

    公开(公告)日:2024-11-22

    申请号:CN202411109105.0

    申请日:2024-08-13

    Abstract: 本发明公开了一种多功能超高清IP播出切换器及切换方法,包括:互联的多功能信号切换模块、信号控制模块和电源模块,通过多功能信号切换模块进行IP媒体流数据捕获、分析,通过信号控制模块进行分析、汇总结果;其中,多功能信号切换模块包括依次连接的两个100G光纤网络接口、网络协议解包模块和网络协议封包模块、ST2110协议解包模块和ST2110协议封包模块、PTP时钟模块、HBM存储器、键信号发生模块、信号帧同步处理模块、信号检测处理模块、信号切换处理模块、键信号叠加处理模块、信号低码率编码处理模块、多画面合成处理模块和多画面合成处理模块上述处理模块通过配置接口与信号控制模块相连。本发明减少了信号之间的链接环节,减少信号延时以及减少设备投入,简化IP流制播系统构架,提高了设备性价比。

    演播系统监控方法、装置、计算机设备及可读存储介质

    公开(公告)号:CN113949822B

    公开(公告)日:2023-12-19

    申请号:CN202111157679.1

    申请日:2021-09-30

    Abstract: 本申请实施例中提供了一种演播系统监控方法、装置、计算机设备及可读存储介质,包括:首先通过安全外壳协议从路由设备中获取多个原始时间状态数据,然后通过正则表达式从多个原始时间状态数据中得到预设格式的多个目标时间状态数据,接着按照预设类别进分段汇总,并根据分段后的多个目标时间状态数据构建时间状态监控拓扑,最后再根据预设监控条件对时间状态监控拓扑进行监控,并对根据预设监控条件确定的异常时间状态数据进行报警标记,通过上述方案,相较于相关技术中需要专业硬件设备或者限制较多的传输协议进行时间状态数据的监控,本方案巧妙地利用了安全外壳协议配合正则表达式实现了对演播系统时间状态数据安全高效地监控。

    一种超高清SDI、IP多画面信号处理器

    公开(公告)号:CN114339106A

    公开(公告)日:2022-04-12

    申请号:CN202210015791.X

    申请日:2022-01-07

    Abstract: 本发明公开了一种超高清SDI、IP多画面信号处理器,包括:SDI信号输入接口、SDI信号输出接口和IP信号输入/输出模块,用于输入SDI信号、IP信号和输出显示画面;调度矩阵模块,用于将不同信号调度到不同显示画面窗口,以及将显示画面调度至对应的输出接口;主FPGA,用于将串行SDI信号转换成并行数据,并进行统一时钟同步处理;以及,根据第一从FPGA返回的缩放数据合成输出画面;以及,叠加输出画面和第二从FPGA返回的显示元素,得到显示画面。本发明可以直接接入可以直接接入超高清信号,减少了中间处理环节,简化系统方案设计以及搭建成本。

    一种媒体设备流量精度分析方法、装置及可读存储介质

    公开(公告)号:CN113630640A

    公开(公告)日:2021-11-09

    申请号:CN202110849832.0

    申请日:2021-07-27

    Abstract: 本申请实施例中提供了一种媒体设备流量精度分析方法、装置及可读存储介质,包括:通过接收网络设备发送的基于时钟发生设备产生时间校准报文,校正本地系统时间;然后接收目标待测媒体设备通过网络设备发送的包括目标待测媒体设备的设备状态信息和设备发流时间的媒体流数据包;并在设备状态信息表征目标待测媒体设备符合检测标准的条件下,计算得到本地系统时间与设备发流时间的时钟偏差结果;最终根据时钟偏差结果确定目标待测媒体设备的流量精度状态,通过上述方案,相较于相关技术中需要提供昂贵的专业设备进行流量精度确认,本方案无需在硬件上做出改进即可实现多个待测媒体设备的流量精度的确认。

    一种4K超高清无压缩IP信号处理器及处理方法

    公开(公告)号:CN113473060A

    公开(公告)日:2021-10-01

    申请号:CN202110750037.6

    申请日:2021-07-02

    Abstract: 本发明提供一种4K超高清无压缩IP信号处理器及处理方法,涉及信号处理技术领域,包括:信号数据处理模块,信号数据处理模块依次连接数据缓存处理模块、IP封装/解解封装模块,IP封装/解封装模块连接外部IP数据信号输入输出接口;信号数据缓存模块还连接帧同步模块,帧同步模块连接PTP时钟信号处理模块,PTP时钟信号处理模块连接IP封装/解封装模块;Web控制模块连接外部控制信号输入接口,接收上位机管理对处理器进行控制。本发明摒弃CPU+GPU处理方式,采用嵌入式硬件芯片FPGA+ARM方式,使处理器转换效率高,安全性高,满足实时传输变换的直播传输场景的需求。

Patent Agency Ranking