公开(公告)号：CN102804103A

公开(公告)日：2012-11-28

申请号：CN201180012192.2

申请日：2011-02-17

Applicant: ARM有限公司

Inventor： 彼得·理查德·格林哈尔格

IPC: G06F1/32 ,  G06F15/167

CPC classification number: G06F12/0831 ,  G06F1/3203 ,  G06F1/3275 ,  G06F1/3293 ,  G06F9/5094 ,  G06F2212/1016 ,  G06F2212/1028 ,  Y02D10/122 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/22

Abstract: 响应于转移激励，对处理工作量的执行从源处理电路被转移到目标处理电路，为源处理电路在转移之后被置于省电状态做准备。为了减少在转移之后目标处理电路所需要进行的存储器数据获取的数目，源处理电路的缓存在侦查时段内被保持在加电状态。在侦查时段中，缓存侦查电路侦查源缓存中的数据值并获取侦查的数据值用于目标处理电路。

公开(公告)号：CN111989657B

公开(公告)日：2025-02-14

申请号：CN201980023419.X

申请日：2019-03-20

Applicant: ARM有限公司

Inventor： 弗雷德里克·克劳德·玛丽·皮里 ,  彼得·理查德·格林哈尔格 ,  伊恩·迈克尔·考尔菲尔德 ,  阿尔宾·皮尔里克·托内尔

IPC: G06F12/0875 ,  G06F9/30 ,  G06F9/38

Abstract: 提供了一种用于控制将指令分配到指令缓存存储区中的设备和方法。该设备包括：处理电路，其用于执行指令；提取电路，其用于从存储器提取指令以由处理电路执行；以及指令缓存存储区，其用于存储由提取电路从存储器提取的指令。缓存控制电路响应于提取电路从被确定为指令流改变指令的目标地址的存储器地址提取目标指令，至少在存储器地址在特定地址范围内时，阻止将所提取的目标指令分配到指令缓存存储区，除非所提取的目标指令是至少一种特定类型的指令。已经发现，这种方式能够抑制基于推测的缓存定时边信道攻击的执行。

公开(公告)号：CN107710152B

公开(公告)日：2022-02-22

申请号：CN201680030854.1

申请日：2016-03-31

Applicant: ARM 有限公司

Inventor： 马克斯·约翰·巴特利 ,  西蒙·约翰·克拉斯克 ,  伊恩·迈克尔·考尔菲尔德 ,  彼得·理查德·格林哈尔格 ,  艾伦·约翰·斯基尔曼 ,  安东尼·约翰·彭顿

IPC: G06F9/38

Abstract: 一种装置(2)具有处理流水线(4)，该处理流水线(4)支持至少第一处理模式和第二处理模式，该第一处理模式和第二处理模式具有不同的能量消耗或性能特征。在第一处理模式和第二处理模式两者中可访问存储结构(22、30、36、50、40、64、44)。在选择第二处理模式时，控制电路(70)触发存储结构的条目子集(102)被置于省电状态中。

公开(公告)号：CN111989657A

公开(公告)日：2020-11-24

申请号：CN201980023419.X

申请日：2019-03-20

Applicant: ARM有限公司

Inventor： 弗雷德里克·克劳德·玛丽·皮里 ,  彼得·理查德·格林哈尔格 ,  伊恩·迈克尔·考尔菲尔德 ,  阿尔宾·皮尔里克·托内尔

IPC: G06F12/0875 ,  G06F9/30 ,  G06F9/38

Abstract: 提供了一种用于控制将指令分配到指令缓存存储区中的设备和方法。该设备包括：处理电路，其用于执行指令；提取电路，其用于从存储器提取指令以由处理电路执行；以及指令缓存存储区，其用于存储由提取电路从存储器提取的指令。缓存控制电路响应于提取电路从被确定为指令流改变指令的目标地址的存储器地址提取目标指令，至少在存储器地址在特定地址范围内时，阻止将所提取的目标指令分配到指令缓存存储区，除非所提取的目标指令是至少一种特定类型的指令。已经发现，这种方式能够抑制基于推测的缓存定时边信道攻击的执行。

公开(公告)号：CN111936980A

公开(公告)日：2020-11-13

申请号：CN201980023742.7

申请日：2019-03-20

Applicant: ARM有限公司

Inventor： 弗雷德里克·克劳德·玛丽·皮里 ,  彼得·理查德·格林哈尔格 ,  伊恩·迈克尔·考尔菲尔德 ,  阿尔宾·皮尔里克·托内尔 ,  杰弗里·艾伦·凯尔

IPC: G06F12/0891 ,  G06F9/30

Abstract: 提供了用于控制将数据分配到缓存存储中的装置和方法。该装置包括用于执行指令的处理电路，以及用于存储当执行指令时访问的数据的缓存存储。缓存控制电路被布置为在敏感分配条件被确定为存在时，响应于处理电路推测性地执行识别要被分配到缓存存储中的数据的存储器访问指令，将数据分配到缓存存储中并且与被分配到缓存存储中的数据相关联地设置有条件分配标志。缓存控制电路随后响应于检测到分配解决事件，基于分配解决事件的类型来确定是要清除有条件分配标志以使得该数据之后被视为无条件分配的，还是引起缓存存储中的该数据的无效。这种方案可降低缓存对于基于推测的缓存定时边信道攻击的脆弱性。

公开(公告)号：CN111373370A

公开(公告)日：2020-07-03

申请号：CN201880075886.2

申请日：2018-11-28

Applicant: ARM有限公司

Inventor： 阿拉斯塔尔·大卫·瑞德 ,  多米尼克·穆利根 ,  米洛什·梅里亚克 ,  马蒂亚斯·洛塔尔·伯特歇尔 ,  内森·杨·森·钟 ,  伊恩·迈克尔·考尔菲尔德 ,  彼得·理查德·格林哈尔格 ,  弗雷德里克·克劳德·玛丽·皮里 ,  阿尔宾·皮尔里克·托内尔 ,  托马斯·克里斯多夫·格鲁卡特 ,  石井康夫

IPC: G06F9/38 ,  G06F21/60 ,  G06F21/72

Abstract: 一种数据处理装置，包括：分支预测电路，适于存储与指令流有关的至少一个分支预测状态条目；输入电路，用于接收至少一个输入以生成新的分支预测状态条目，其中，至少一个输入包括多个位；以及编码电路，适于执行编码操作，以基于与其中正在执行指令流的当前执行环境相关联的值来对多个位中的至少一些位进行编码。这防止了潜在的攻击，这些攻击利用由一个执行环境训练的分支预测条目被另一执行环境用作分支预测的基础的能力。

公开(公告)号：CN102782671B

公开(公告)日：2015-04-22

申请号：CN201180012204.1

申请日：2011-02-17

Applicant: ARM有限公司

Inventor： 彼得·理查德·格林哈尔格 ,  理查德·罗伊·格里森思怀特

IPC: G06F15/167

CPC classification number: G06F9/5088 ,  G06F1/3293 ,  G06F9/5094 ,  Y02D10/122 ,  Y02D10/22 ,  Y02D10/32 ,  Y02D50/20

Abstract: 本发明提供了一种数据处理装置和方法，用于在两个处理电路之间切换工作量的执行。该数据处理装置具有在体系结构上与第二处理电路兼容的第一处理电路，但是第一处理电路在微体系结构上不同于第二处理电路。在任意时间点处，由至少一个应用和用于运行该应用的至少一个操作系统构成的工作量被第一处理电路和第二处理电路中的一个执行。切换控制器响应于转移激励执行移交操作以将对工作量的执行从源处理电路转移到目标处理电路，所述源处理电路是所述第一和第二处理电路中的一个并且所述目标处理电路是所述第一和第二处理电路中的另外一个。在移交操作期间，切换控制器使得源处理电路使其当前体系结构状态可用于目标处理电路，所述当前体系结构状态是在移交操作被起动时从在第一和第二处理电路之间共享的共享存储器那里不可获得的并且对于目标处理电路成功接管对来自源处理电路的工作量的执行所必需的状态。此外，切换控制器将预定的处理器专用配置信息对所述至少一个操作系统屏蔽起来，以使得工作量的转移对所述至少一个操作系统而言是透明的。这种方法被发现能够产生很大的能量消耗优势，同时避免与为操作系统提供用于在处理电路之间切换应用的功能相关联的复杂度。

公开(公告)号：CN102782671A

公开(公告)日：2012-11-14

申请号：CN201180012204.1

申请日：2011-02-17

Applicant: ARM有限公司

Inventor： 彼得·理查德·格林哈尔格 ,  理查德·罗伊·格里森思怀特

IPC: G06F15/167

CPC classification number: G06F9/5088 ,  G06F1/3293 ,  G06F9/5094 ,  Y02D10/122 ,  Y02D10/22 ,  Y02D10/32 ,  Y02D50/20

Abstract: 本发明提供了一种数据处理装置和方法，用于在两个处理电路之间切换工作量的执行。该数据处理装置具有在体系结构上与第二处理电路兼容的第一处理电路，但是第一处理电路在微体系结构上不同于第二处理电路。在任意时间点处，由至少一个应用和用于运行该应用的至少一个操作系统构成的工作量被第一处理电路和第二处理电路中的一个执行。切换控制器响应于转移激励执行移交操作以将对工作量的执行从源处理电路转移到目标处理电路，所述源处理电路是所述第一和第二处理电路中的一个并且所述目标处理电路是所述第一和第二处理电路中的另外一个。在移交操作期间，切换控制器使得源处理电路使其当前体系结构状态可用于目标处理电路，所述当前体系结构状态是在移交操作被起动时从在第一和第二处理电路之间共享的共享存储器那里不可获得的并且对于目标处理电路成功接管对来自源处理电路的工作量的执行所必需的状态。此外，切换控制器将预定的处理器专用配置信息对所述至少一个操作系统屏蔽起来，以使得工作量的转移对所述至少一个操作系统而言是透明的。这种方法被发现能够产生很大的能量消耗优势，同时避免与为操作系统提供用于在处理电路之间切换应用的功能相关联的复杂度。