-
公开(公告)号：CN113613140B
公开(公告)日：2022-10-18
申请号：CN202110887738.4
申请日：2021-08-03
Applicant: 重庆邮电大学
IPC: H04R3/00 , G10K11/178
Abstract: 本发明请求保护一种基于RISC v软核的音频降噪系统、方法及介质，属于集成电路技术领域，包括：RISC v处理器SOC、IIS音频传输接口电路、音频编解码WM8731模块、音频降噪FxLMS算法。其中RISC v处理器SOC与IIS音频传输接口电路相连接，IIS音频传输接口电路与音频编解码WM8731模块相连接，音频降噪FxLMS算法通过软件编程下载到RISC v处理器核内运行。创新点在于通过SOC技术集成音频传输专用的IIS接口电路，确保音频传输的稳定性；采用RISC v自定义指令的处理器能够对音频降噪系统进行专用的运算加速；同时相比较纯硬件实现方式的FxLMS算法而言，采用软硬件协同实现方式使算法更具备灵活性和可行性，并解决了纯硬件实现带来的颗粒度大的问题。
-
公开(公告)号：CN113851103A
公开(公告)日：2021-12-28
申请号：CN202111037629.X
申请日：2021-09-06
Applicant: 重庆邮电大学
IPC: G10K11/178
Abstract: 本发明请求保护一种基于RISC v自定义指令集拓展的音频降噪加速器系统、方法，属于集成电路技术领域，主要包括：E203_CORE、NICE_CORE、NICE_Interface、E203_SOC、音频编解码WM8731模块、音频降噪FxLMS算法。其中E203_CORE通过NICE_Interface与NICE_CORE相连接，E203_CORE、NICE_CORE与相关外设端口一同组成E203_SOC，E203_SOC与音频编解码WM8731模块相连接，音频降噪FxLMS算法通过软件编程下载到RISC v处理器核内运行。创新点在于相比较ARM指令集架构的处理器而言，采用RISC v自定义指令集的处理器能够对音频降噪FxLMS算法中特定的运算部分进行加速；本发明可以更加优化面积、功耗、颗粒度等问题，同时提高算法的灵活性和可行性。
-
公开(公告)号：CN113613140A
公开(公告)日：2021-11-05
申请号：CN202110887738.4
申请日：2021-08-03
Applicant: 重庆邮电大学
IPC: H04R3/00 , G10K11/178
Abstract: 本发明请求保护一种基于RISC v软核的音频降噪系统、方法及介质，属于集成电路技术领域，主要包括：RISC v处理器SOC、IIS音频传输接口电路、音频编解码WM8731模块、音频降噪FxLMS算法。其中RISC v处理器SOC与IIS音频传输接口电路相连接，IIS音频传输接口电路与音频编解码WM8731模块相连接，音频降噪FxLMS算法通过软件编程下载到RISC v处理器核内运行。创新点在于通过SOC技术集成音频传输专用的IIS接口电路，确保音频传输的稳定性；同时相比较ARM指令集架构的处理器而言，采用RISC v自定义指令的处理器能够对音频降噪系统进行专用的运算加速；同时相比较纯硬件实现方式的FxLMS算法而言，采用软硬件协同实现方式使算法更具备灵活性和可行性，并解决了纯硬件实现带来的颗粒度大的问题。
-
公开(公告)号：CN112199912A
公开(公告)日：2021-01-08
申请号：CN202011000059.2
申请日：2020-09-22
Applicant: 重庆邮电大学
IPC: G06F30/331 , G06F30/327
Abstract: 本发明请求保护一种基于FPGA的自适应算法模块化设计方法。主要包括3个部分：(1)规范并行和非规范并行的自适应LMS滤波器设计(2)整个自适应FxLMS系统的电路模型搭建(3)Vivado综合工具下的RTL电路结构模型以及自适应算法的testbench平台。本发明创新点在于相比较传统的FxLMS算法，本发明在Simulink库基础上加入Xilinx System generator工具，利用该工具调用基本的加法器、乘法器以及一些逻辑单元块进行模块化设计，最后生成HDL代码，结合Vivado综合工具进行布局布线和时序仿真。本发明不仅能降低开发周期、提高建模准确度、实现资源和速度的良好匹配，而且可以显著提高算法的灵活性，增强算法的性能，方便实现自适应算法的阶数快速调整。
-
-
-
Search Results
14
records
(took 0.024 seconds)
