公开(公告)号：CN111459875A

公开(公告)日：2020-07-28

申请号：CN202010245248.X

申请日：2020-03-31

Applicant: 西安微电子技术研究所

Inventor： 张群 ,  黄巾 ,  崔媛媛

IPC: G06F15/78 ,  G05B19/042 ,  H01L23/043

Abstract: 本发明属于集成电路设计和应用领域，公开了一种MCU处理器及其封装方法，包括国产CPU、FLASH、FPGA、EEPROM和电源管理模块；CPU通过SPI接口与FLASH连接，完成内嵌存储空间的扩展；在FPGA上设置有配置操作寄存器和若干扩展接口，配置操作寄存器与CPU的存储器控制器接口连接，若干扩展接口均与配置操作寄存器连接；EEPROM与FPGA的EEPROM接口连接，电源管理模块输入一种电源，输出端为LCR3209处理器、FLASH、FPGA、和EEPROM供电。相较现有单片电路和SIP集成模块，本发明MCU处理器既能满足高主频、高性能的需求，又能满足设备更新升级中对通讯接口、控制接口的需求，还能实现单种电源供电，降低功耗，满足国产化、通用性、高性能、高可靠、低成本、低功耗需求。

公开(公告)号：CN107368636A

公开(公告)日：2017-11-21

申请号：CN201710543998.3

申请日：2017-07-05

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F17/50

Abstract: 本发明涉及一种兼容sparcV8架构SOC的单机应用验证系统，其结构由单机应用验证板、激励源、中心控制计算机组成。本发明单机应用验证板，在最大化设计应用验证母板的前提下只更换芯片子板就完成多种芯片的应用验证和针对单芯片的系统集成；对应用验证过程中所需的激励源进行标准化、最大化开发，不仅可以保证单机应用验证系统的重复使用及维护，极大程度的降低应用验证系统开发成本及周期，还能实现基于待验证芯片的系统集成设计和系统模拟；在中心控制计算机上集成成熟模块的应用验证示例，并控制整个验证流程，保证芯片应用验证的高效性和全面性，形成用户开发的通用平台，最大程度发挥验证系统的性能。

公开(公告)号：CN107271885A

公开(公告)日：2017-10-20

申请号：CN201710543073.9

申请日：2017-07-05

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G01R31/28

Abstract: 本发明涉及一种适用于处理器类器件的单粒子试验系统，主要由参试电路试验板、系统供电、远程控制和测试软件及监控软件组成。利用本发明的系统实现方法解决了传统单粒子试验板可靠性差、供电性能低下、试验布局操作难、效率低、监控软件重复设计等问题，不仅可以保证试验系统的可重复使用，极大程度的降低试验系统开发成本及周期，增强了试验布局的可操作性，还能实现提高试验效率，缩短试验准备时间，最大程度利用宝贵的单粒子试验机时。

公开(公告)号：CN107368636B

公开(公告)日：2020-10-27

申请号：CN201710543998.3

申请日：2017-07-05

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F30/398

Abstract: 本发明涉及一种兼容sparcV8架构SOC的单机应用验证系统，其结构由单机应用验证板、激励源、中心控制计算机组成。本发明单机应用验证板，在最大化设计应用验证母板的前提下只更换芯片子板就完成多种芯片的应用验证和针对单芯片的系统集成；对应用验证过程中所需的激励源进行标准化、最大化开发，不仅可以保证单机应用验证系统的重复使用及维护，极大程度的降低应用验证系统开发成本及周期，还能实现基于待验证芯片的系统集成设计和系统模拟；在中心控制计算机上集成成熟模块的应用验证示例，并控制整个验证流程，保证芯片应用验证的高效性和全面性，形成用户开发的通用平台，最大程度发挥验证系统的性能。

公开(公告)号：CN109189624A

公开(公告)日：2019-01-11

申请号：CN201811058513.2

申请日：2018-09-11

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F11/22 ,  G06F11/273

Abstract: 本发明公开了一种海量信息处理器单粒子试验实现方法及单粒子试验板，所述方法包括4路4X RapidIO单粒子试验验证、DDR接口兼容DDR2/DDR3单粒子试验验证、调试、复位和过程监控设计以及低速通信接口的单粒子试验验证；所述单粒子试验板包括1601ARH、与1601ARH的4路RapidIO接口连接的4个Samtec接插件、与1601ARH的REFCLK接口连接的2片CDCM6208、与1601ARH上集成在PPC核上的DDR接口连接的3片DDR3+SDRAM、与1601ARH的调试接口连接的FPGA和与1601ARH的4路低速通信接口连接的422串口收发器。本发明满足1601ARH的4路4X RapidIO设计功能和不同工作模式的单粒子试验验证，完成2个DDR2/DDR3接口兼容的单粒子试验验证，实现监控、复位和低速通信模块自环测试等的单粒子试验验证，完成对1601ARH设计的抗辐照性能的验证、鉴定和考核。

公开(公告)号：CN108573103A

公开(公告)日：2018-09-25

申请号：CN201810327380.8

申请日：2018-04-12

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F17/50

Abstract: 一种4X RapidIO的应用验证系统及其验证方法，包括FPGA与1601P，通过2片CDCM6208产生14对精确差分时钟；所述的1601P互联XC6VSX475T，对XC6VSX475T的4个RapidIO Bank按4X的工作模式进行设置；所述的1601P与XC6VSX475T通过samtec接插件分别将2路4X RapidIO引出，并通过专用线缆进行互联测试，samtec接插件之间通过专用线缆进行自联测试。本发明不仅能够满足不同工作模式下对差分时钟的需求，而且能够满足对1X/4X兼容和混用的验证，还能够实现对RapidIO的器件/板间互联应用的验证。

公开(公告)号：CN108573103B

公开(公告)日：2022-04-26

申请号：CN201810327380.8

申请日：2018-04-12

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F30/398

Abstract: 一种4X RapidIO的应用验证系统及其验证方法，包括FPGA与1601P，通过2片CDCM6208产生14对精确差分时钟；所述的1601P互联XC6VSX475T，对XC6VSX475T的4个RapidIO Bank按4X的工作模式进行设置；所述的1601P与XC6VSX475T通过samtec接插件分别将2路4X RapidIO引出，并通过专用线缆进行互联测试，samtec接插件之间通过专用线缆进行自联测试。本发明不仅能够满足不同工作模式下对差分时钟的需求，而且能够满足对1X/4X兼容和混用的验证，还能够实现对RapidIO的器件/板间互联应用的验证。

公开(公告)号：CN108804747B

公开(公告)日：2022-02-18

申请号：CN201810336438.5

申请日：2018-04-12

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F30/398 ,  G06F30/392

Abstract: 一种海量信息处理器的应用验证系统及其验证方法，验证系统包括与1601P互联的FPGA，采用1601P与FPGA互联的方式，通过高速接插件将两个器件的部分RapidIO通道引出，实现对4路4X RapidIO不同工作模式的应用和验证。在1601P应用验证中使用DDR2+SDRAM和DDR3+SDRAM，完成接口兼容DDR2/DDR3的应用验证。1601P上集成了PIU与EMIF功能管脚，PIU与EMIF功能管脚分别连接FPGA和PROM，在FPGA中设计主控处理器，实现PIU功能的验证；EMIF接口连接FLASH，进行FLASH及EDAC功能验证，最大程度发挥了应用验证系统的功能。

公开(公告)号：CN109241641A

公开(公告)日：2019-01-18

申请号：CN201811089164.0

申请日：2018-09-18

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F17/50

Abstract: 本发明公开了一种双核ARM型SoC应用验证实现方法及应用验证板，应用验证板包括LSoCAM0201、5片MT41K256M16、以太网收发器、1M收发器、4M收发器、第一串行PROM、第二串行PROM、接插件、FPGA和拨码开关；应用验证实现方法通过5片MT41K256M16实现对双核ARM型SoC集成的DDR控制器设计功能的应用验证和性能的评估，通过以太网收发器实现以太网接口可配置的应用验证；通过1M/4M收发器实现1553B模块的1M/4M工作模式的应用验证；通过第一串行PROM、第二串行PROM和接插件实现QSPI/SPI与串行PROM的集成应用和通信功能预留；通过FPGA和拨码开关实现GPIO/EMIF管脚复用等设计功能的应用验证。本发明解决了非ARM型SoC应用验证板SDRAM接口速率低、低速通用接口集成和外设接口功能单一等问题，确保了对双核ARM型SoC设计功能的全面验证。

公开(公告)号：CN108897927A

公开(公告)日：2018-11-27

申请号：CN201810602678.5

申请日：2018-06-12

Applicant: 西安微电子技术研究所

Inventor： 张群

IPC: G06F17/50

Abstract: 一种基于AMC架构的RapidIO系统集成应用验证系统及方法，包括1601P的板内器件间RapidIO互联设计及AMC单板间互联的设计、与不同种类器件的RapidIO接口板间互联设计、通过switch实现多节点组网通信等的系统集成设计。利用本发明解决了传统RapidIO验证中的单纯板内器件间两个节点互联通信、不能灵活配置1X/4X工作模式和不能多节点组网通信等问题，不仅能够保证覆盖板内两节点互联应用、不同种类器件间的RapidIO板间互联应用，还能够完成多个RapidIO节点组网通信的系统集成应用验证，全面验证了RapidIO的设计功能和在系统集成中的性能，为后续应用和推广提供了设计示例。