一种支持串行和并行模式的低开销AD控制器电路

    公开(公告)号:CN111740743A

    公开(公告)日:2020-10-02

    申请号:CN202010555072.8

    申请日:2020-06-17

    Abstract: 本发明公开了一种支持串行和并行模式的低开销AD控制器电路,AD控制器连接3个AD转换器,AD控制器内部包括1个串行控制器、3个并行子控制器、1套全局寄存器、3套子控制器寄存器、1个FIFO控制模块、1个MUX单元和1个片内访问接口;AD控制器通过片内访问接口接收SoC片内主控处理器的访问请求,实现全局寄存器以及子控制器的配置,实现AD控制器对AD转换器的控制,并将转换的数字结果存储到FIFO控制模块内,转换结束后SoC片内主控单元判断全局寄存器中的转换完成状态位置位或根据接收中断输出信号从FIFO中读取转换结果。本发明设计结构清晰、控制逻辑简单,且具有较高的可移植性和可复用性,可应用于不同架构的多种芯片中。

    一种面向FPGA的多路通用化配置加载控制系统及方法

    公开(公告)号:CN106682296A

    公开(公告)日:2017-05-17

    申请号:CN201611180186.9

    申请日:2016-12-19

    CPC classification number: G06F17/5054 G06F17/5068

    Abstract: 本发明公开了一种面向FPGA的多路通用化配置加载控制系统及方法,包括主机接口、主机接口选择模块、帧解析模块、寄存器配置模块、存储器控制模块和FPGA加载控制模块,各模块之间通过互连的交互信号完成整个系统的配置加载控制工作,实现了存储器配置FPGA和主机直接配置FPGA两种配置加载方式,实现了在轨平台的实时配置加载和自刷新控制,针对地面平台和在轨应用进行接口兼容性控制,实现针对不同应用环境的访问控制接口,提高了产品的环境适应性。

Patent Agency Ranking