-
公开(公告)号：CN111953339A
公开(公告)日：2020-11-17
申请号：CN202010838475.3
申请日：2020-08-19
Applicant: 西安微电子技术研究所
Abstract: 本发明提供一种锁相环快速锁定鉴频电路，包括依次连接的分频模块、采样模块、比较模块和使能模块；所述分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连；所述采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连；电路结构简单，易于实现，可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间。
-
公开(公告)号：CN108762991A
公开(公告)日：2018-11-06
申请号：CN201810569560.7
申请日：2018-06-05
Applicant: 西安微电子技术研究所
CPC classification number: G06F11/183 , G06F13/4072
Abstract: 本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。
-
公开(公告)号：CN119906410A
公开(公告)日：2025-04-29
申请号：CN202411728277.6
申请日：2024-11-28
Applicant: 西安微电子技术研究所
IPC: H03K19/003 , H03K19/20
Abstract: 本发明提出一种防止下电过程异常跳变的双电源输出电路及工作方法，其目的是在内核逻辑电压先下电、输入输出单元电压后下电的情况，防止输出电路的输出信号状态发生异常跳变。该电路包括具有保持功能的电平转换器、驱动电路、内核逻辑电压监控电路和比较器。利用具有保持功能的电平转换器，并通过比较带隙基准输出参考电压与内核逻辑监控输出电压对其控制，当内核逻辑电压先下电、输入输出单元电压后下电时，比较器输出低电平，双电源输出电路处于保持工作模式，输出信号状态保持稳定，防止与该输出电路相连的外部器件执行错误操作。
-
公开(公告)号：CN116822426A
公开(公告)日：2023-09-29
申请号：CN202310547557.6
申请日：2023-05-15
Applicant: 西安微电子技术研究所
IPC: G06F30/3312 , G06F115/08
Abstract: 本发明公开了一种数模混合IP的时序生成方法、系统、装置及介质，包括：获取数模混合IP的时序弧需求；基于数模混合IP的时序弧需求，提取数模混合IP中数字模块的时序弧的时序信息库文件；基于数模混合IP的时序弧需求，生成数模混合IP中与模拟模块相关的伪时序弧的时序信息库文件；基于时序弧的时序信息库文件和伪时序弧的时序信息库文件，生成数模混合IP的时序信息库文件。本发明的整个过程不需要调用电路仿真器进行仿真，不需要人工推算与整理，只需用户输入时序弧需求，即可快速、高效的生成数模混合IP的时序信息库文件，解决了相关技术中数模混合IP的时序生成时繁琐易错、需求大量计算和存储资源及生成耗时等问题。
-
Patent Agency Ranking
公开(公告)号：CN116599533A
公开(公告)日：2023-08-15
申请号：CN202310685603.9
申请日：2023-06-09
Applicant: 西安微电子技术研究所
IPC: H03M1/12
Abstract: 本发明公开了一种基于DICE和Miller‑C结构的抗辐射采样器电路结构，属于集成电路设计领域，本电路结构包括DICE模块和Miller‑C模块，DICE模块能够通过相邻节点之间的冗余数据恢复被单粒子轰击的存储节点的存储数据，从而提升整个电路结构在求值和保持阶段的抗辐射和抗干扰能力；通过与DICE模块相配合的Miller‑C模块，将采集到的数据样本，即存储节点中的存储数据进行冗余合并以及缓冲并输出，从而避免单粒子瞬态脉冲直接输出，两个模块协同配合下，大大提高了采样器的抗单粒子辐射能力；本采样器电路结构的原理和结构简单，便于制作和实施，具有良好的推广应用价值。
-
-
公开(公告)号：CN113346880A
公开(公告)日：2021-09-03
申请号：CN202110663155.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
-
公开(公告)号：CN108762991B
公开(公告)日：2021-08-03
申请号：CN201810569560.7
申请日：2018-06-05
Applicant: 西安微电子技术研究所
Abstract: 本发明一种抗单粒子翻转效应的LVDS接口发射器电路，包括三组数字控制逻辑，五个多数表决电路和一个驱动电路。针对空间辐射环境特点，对LVDS接口发射器电路数字控制部分进行三模冗余处理，当其中一路数字控制逻辑发生单粒子翻转效应时，LVDS接口发射器电路仍能够正常工作，使发射器电路抗单粒子翻转性能大幅提升；同时，保留驱动电路的单模结构，确保发射器输出驱动电路输出接口电特性保持不变。多数表决电路采用简洁的12管单元结构，减小LVDS接口发射器面积。本发明结构简单，易于实现，适用于常规LVDS接口发射器电路的单粒子翻转效应加固，提高了LVDS接口发射器电路在空间应用中的可靠性。
-
公开(公告)号：CN111800226A
公开(公告)日：2020-10-20
申请号：CN202010612890.7
申请日：2020-06-30
Applicant: 西安微电子技术研究所
IPC: H04L1/00 , H04L12/40 , H04L12/417 , H04L12/423
Abstract: 本发明公开了一种基于硬件仲裁的边带管理电路及方法，边带管理电路中接收帧处理单元、简化介质独立接口、硬件仲裁单元、寄存器和发送帧处理单元均与主控制单元连接，系统总线接口、接收帧处理单元和发送帧处理单元均与通道仲裁单元连接，接收帧处理单元、发送帧处理单元和硬件仲裁单元均与简化介质独立接口连接。本发明基于硬件仲裁的边带管理电路在硬件上仅需增加两个外部引脚，通过环路上的设备之间直接进行仲裁操作码收发进行硬件仲裁控制，整个仲裁过程无需BMC与电路之间进行命令响应交互，减少了仲裁的等待时间；采用令牌传递的策略进行发送器的选定，仅持有令牌者可以进行数据发送，确保了发送权的传递，避免了发送冲突，提升了处理的效率。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.026 seconds)
