-
公开(公告)号：CN111522585A
公开(公告)日：2020-08-11
申请号：CN202010077623.4
申请日：2012-12-28
Applicant: 英特尔公司
Inventor： D·R·萨巴瑞迪 , G·N·斯里尼瓦萨 , D·A·考法蒂 , S·D·哈恩 , M·奈克 , P·纳凡兹 , A·帕拉哈卡兰 , E·高巴托夫 , A·纳韦 , I·M·索迪 , E·威斯曼 , P·布莱特 , G·康纳 , R·J·芬格
Abstract: 本申请公开了基于平台热以及功率预算约束，对于给定工作负荷的最佳逻辑处理器计数和类型选择。处理器包括支持不同的核类型的多个逻辑核的多个物理核，其中核类型包括大核类型和小核类型。多线程应用程序包括由逻辑核的第一子集在第一时隙并发地执行的多个软件线程。基于从监测在第一时隙执行收集到的数据，处理器选择逻辑核的第二子集，用于软件线程在第二时隙的并发执行。第二子集中的每一个逻辑核都具有匹配软件线程中的一个的特征的一种核类型。
-
公开(公告)号：CN104503830B
公开(公告)日：2018-05-22
申请号：CN201410098271.5
申请日：2014-03-17
Applicant: 英特尔公司
Inventor： E·威斯曼 , R·拉波波特 , M·米谢利 , H·沙菲 , O·伦茨 , J·W·布兰德特 , S·A·费舍尔 , B·L·托尔 , I·M·索迪 , A·纳韦 , G·N·斯里尼瓦萨 , A·V·乔保尔 , S·D·哈恩 , D·A·考法蒂 , R·J·芬格 , G·康纳 , E·高巴托夫 , M·奈克 , A·J·赫德瑞奇 , A·帕拉哈卡兰 , S·S·加哈吉达 , P·布莱特 , P·纳凡兹 , A·D·亨罗伊德 , D·R·萨巴瑞迪
CPC classification number: G06F9/4401 , G06F9/45558 , G06F9/5077 , G06F9/5094 , Y02D10/22 , Y02D10/36
Abstract: 描述了一组异构处理器架构和一种引导异构处理器的方法。根据一个实施例的处理器包括：一组大型物理处理器核；一组小型物理处理器核，相对于所示大型物理处理器核，该小型物理处理器核具有相对较低性能的处理能力和相对较低的功率使用；以及封装单元，用于启用自举处理器。自举处理器初始化同构物理处理器核，而异构处理器向系统固件接口呈现同构处理器的外观。
-
公开(公告)号：CN104823129B
公开(公告)日：2018-01-30
申请号：CN201380062332.6
申请日：2013-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/44 , G06F1/324 , G06F1/329 , G06F1/3296 , G06F9/5094 , G09G5/363 , G09G2330/021 , Y02D10/126 , Y02D10/172 , Y02D10/22 , Y02D10/24
Abstract: 一种用于处理器的智能功率分配架构。例如，处理器的一个实施例包括：多个处理器组件，用于执行对应的多个处理器功能；多个功率平面，每一个功率平面与多个处理器组件中的一个相关联；以及功率控制单元(PCU)，用于基于针对处理器的当前使用的用户体验度量、工作负荷特性和功率约束来动态地调节去往多个功率平面中的每一个功率平面的功率。
-
公开(公告)号：CN103119908B
公开(公告)日：2015-10-21
申请号：CN201180045925.2
申请日：2011-09-23
Applicant: 英特尔公司
CPC classification number: G06F12/0835
Abstract: 用于在PCIe接口上实现英特尔快速通路互连(QPI)的方法和装置。QPI协议的高层通过使用在相应PCIe x16、x8和x4快线配置上的QPI数据位映射在PCIe接口的物理层上实现。利用QPI链路层-PCIe物理层接口以从下层的PCIe物理层(和相应的PCIe接口电路)中提取QPI链路层、路由层和协议层，这允许在PCIe硬件上利用QPI协议消息。因此，可在PCIe接口电路上实现QPI功能，例如对一致性存储器事务的支持。
-
公开(公告)号：CN104503830A
公开(公告)日：2015-04-08
申请号：CN201410098271.5
申请日：2014-03-17
Applicant: 英特尔公司
Inventor： E·威斯曼 , R·拉波波特 , M·米谢利 , H·沙菲 , O·伦茨 , J·W·布兰德特 , S·A·费舍尔 , B·L·托尔 , I·M·索迪 , A·纳韦 , G·N·斯里尼瓦萨 , A·V·乔保尔 , S·D·哈恩 , D·A·考法蒂 , R·J·芬格 , G·康纳 , E·高巴托夫 , M·奈克 , A·J·赫德瑞奇 , A·帕拉哈卡兰 , S·S·加哈吉达 , P·布莱特 , P·纳凡兹 , A·D·亨罗伊德 , D·R·萨巴瑞迪
CPC classification number: G06F9/4401 , G06F9/45558 , G06F9/5077 , G06F9/5094 , Y02D10/22 , Y02D10/36
Abstract: 描述了一组异构处理器架构和一种引导异构处理器的方法。根据一个实施例的处理器包括：一组大型物理处理器核；一组小型物理处理器核，相对于所示大型物理处理器核，该小型物理处理器核具有相对较低性能的处理能力和相对较低的功率使用；以及封装单元，用于启用自举处理器。自举处理器初始化同构物理处理器核，而异构处理器向系统固件接口呈现同构处理器的外观。
-
Patent Agency Ranking
公开(公告)号：CN105144082B
公开(公告)日：2020-02-14
申请号：CN201280077266.5
申请日：2012-12-28
Applicant: 英特尔公司
Inventor： D·R·萨巴瑞迪 , G·N·斯里尼瓦萨 , D·A·考法蒂 , S·D·哈恩 , M·奈克 , P·纳凡兹 , A·帕拉哈卡兰 , E·高巴托夫 , A·纳韦 , I·M·索迪 , E·威斯曼 , P·布莱特 , G·康纳 , R·J·芬格
IPC: G06F9/06 , G06F1/3293 , G06F9/46 , G06F9/44
Abstract: 处理器包括支持不同的核类型的多个逻辑核的多个物理核，其中核类型包括大核类型和小核类型。多线程应用程序包括由逻辑核的第一子集在第一时隙并发地执行的多个软件线程。基于从监测在第一时隙执行收集到的数据，处理器选择逻辑核的第二子集，用于软件线程在第二时隙的并发执行。第二子集中的每一个逻辑核都具有匹配软件线程中的一个的特征的一种核类型。
-
公开(公告)号：CN105103122B
公开(公告)日：2018-09-18
申请号：CN201380062284.0
申请日：2013-06-25
Applicant: 英特尔公司
Inventor： P·纳凡兹 , G·N·斯里尼瓦萨 , E·高巴托夫 , D·R·萨巴瑞迪 , M·奈克 , A·纳韦 , A·帕拉哈卡兰 , E·威斯曼 , D·A·考法蒂 , P·布莱特 , S·D·哈恩 , A·J·赫德瑞奇 , G·康纳 , R·J·芬格 , B·E·贝格比 , A·D·亨罗伊德
Abstract: 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：两个或更多小型物理处理器核的集合；至少一个大型物理处理器核，具有相对于小型物理处理器核的相对较高性能的处理能力和相对较高的功率使用；虚拟到物理V‑P映射逻辑，用于通过虚拟核的对应集合将两个或更多小型物理处理器核的集合暴露给软件并且对该软件隐藏至少一个大型物理处理器核。
-
公开(公告)号：CN105144086B
公开(公告)日：2018-03-09
申请号：CN201380062283.6
申请日：2013-06-27
Applicant: 英特尔公司
Inventor： P·纳凡兹 , G·N·斯里尼瓦萨 , E·高巴托夫 , D·R·萨巴瑞迪 , M·奈克 , A·纳韦 , A·帕拉哈卡兰 , E·威斯曼 , D·A·考法蒂 , P·布莱特 , S·D·哈恩 , A·J·赫德瑞奇 , I·M·索迪 , G·康纳 , R·J·芬格 , B·E·贝格比 , A·D·亨罗伊德
CPC classification number: G06F9/3891
Abstract: 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：大型物理处理器核的集合；小型物理处理器核的集合，这些小型物理处理器核具有相对于大型物理处理器核的相对较低的性能处理能力和相对较低的功率使用；虚拟到物理(V‑P)映射逻辑，用于通过虚拟核的对应集合将大型物理处理器核的集合暴露给软件，并且对该软件隐藏小型物理处理器核的集合。
-
公开(公告)号：CN105103122A
公开(公告)日：2015-11-25
申请号：CN201380062284.0
申请日：2013-06-25
Applicant: 英特尔公司
Inventor： P·纳凡兹 , G·N·斯里尼瓦萨 , E·高巴托夫 , D·R·萨巴瑞迪 , M·奈克 , A·纳韦 , A·帕拉哈卡兰 , E·威斯曼 , D·A·考法蒂 , P·布莱特 , S·D·哈恩 , A·J·赫德瑞奇 , G·康纳 , R·J·芬格 , B·E·贝格比 , A·D·亨罗伊德
IPC: G06F9/44
CPC classification number: G06F9/45558 , G06F9/3885 , G06F9/5077 , G06F2009/4557
Abstract: 描述了异构处理器架构。例如，根据本发明的一个实施例的处理器包括：两个或更多小型物理处理器核的集合；至少一个大型物理处理器核，具有相对于小型物理处理器核的相对较高性能的处理能力和相对较高的功率使用；虚拟到物理(V-P)映射逻辑，用于通过虚拟核的对应集合将两个或更多小型物理处理器核的集合暴露给软件并且对该软件隐藏至少一个大型物理处理器核。
-
公开(公告)号：CN104823129A
公开(公告)日：2015-08-05
申请号：CN201380062332.6
申请日：2013-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/44 , G06F1/324 , G06F1/329 , G06F1/3296 , G06F9/5094 , G09G5/363 , G09G2330/021 , Y02D10/126 , Y02D10/172 , Y02D10/22 , Y02D10/24
Abstract: 一种用于处理器的智能功率分配架构。例如，处理器的一个实施例包括：多个处理器组件，用于执行对应的多个处理器功能；多个功率平面，每一个功率平面与多个处理器组件中的一个相关联；以及功率控制单元(PCU)，用于基于针对处理器的当前使用的用户体验度量、工作负荷特性和功率约束来动态地调节去往多个功率平面中的每一个功率平面的功率。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.021 seconds)
