在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法

    公开(公告)号:CN118354608A

    公开(公告)日:2024-07-16

    申请号:CN202410473635.7

    申请日:2020-08-12

    Abstract: 本申请案涉及在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法。电子装置(例如,半导体装置,其可经配置用于3D NAND装置)包括延伸穿过交替的导电层面及绝缘层面的堆叠的柱。可包含用于存取线(例如,字线)的控制栅极的所述导电层面包含沿着所述导电层面的外侧壁的导电轨,所述导电轨在延伸穿过所述导电层面的所述柱远端。所述导电轨侧向地突出超过所述绝缘层面的外侧壁。与可以其它方式位于所述导电层面中的导电材料相比,所述导电轨增加了导电材料量,这可使所述导电材料能够展现更低电阻,从而改善所述电子装置的操作性能。

    在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法

    公开(公告)号:CN112397524B

    公开(公告)日:2024-05-07

    申请号:CN202010807945.X

    申请日:2020-08-12

    Abstract: 本申请案涉及在导电层面中具有导电轨的三维存储器以及相关设备、系统及方法。电子装置(例如,半导体装置,其可经配置用于3D NAND装置)包括延伸穿过交替的导电层面及绝缘层面的堆叠的柱。可包含用于存取线(例如,字线)的控制栅极的所述导电层面包含沿着所述导电层面的外侧壁的导电轨,所述导电轨在延伸穿过所述导电层面的所述柱远端。所述导电轨侧向地突出超过所述绝缘层面的外侧壁。与可以其它方式位于所述导电层面中的导电材料相比,所述导电轨增加了导电材料量,这可使所述导电材料能够展现更低电阻,从而改善所述电子装置的操作性能。

    存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN117296465A

    公开(公告)日:2023-12-26

    申请号:CN202280033473.4

    申请日:2022-04-01

    Abstract: 一种存储器阵列包括个别地包括包含交替的绝缘阶层及导电阶层的垂直堆叠的横向隔开的存储器块。存储器单元的沟道材料串延伸穿过所述绝缘阶层及所述导电阶层。所述横向隔开的存储器块在所述导电阶层的下导电阶层中包括靠近所述横向隔开的存储器块的横向外侧沿着所述横向隔开的存储器块纵向延伸的元素形式金属。金属硅化物或金属锗化合物在所述下导电阶层中直接抵靠所述元素形式金属的横向内侧且在所述下导电阶层中沿着所述横向隔开的存储器块纵向延伸。所述金属硅化物或所述金属锗化合物的金属相同于所述元素形式金属的金属。公开其它实施例,包含方法。

    包含具有钨的控制栅极的存储器装置

    公开(公告)号:CN117178647A

    公开(公告)日:2023-12-05

    申请号:CN202280026172.9

    申请日:2022-03-15

    Abstract: 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含第一介电材料;第二介电材料,其与所述第一介电材料分离;存储器单元串,其包含延伸穿过所述第一及第二介电材料的支柱,所述支柱包含在所述第一与第二介电材料之间的一部分;及钨材料,其定位于所述第一与第二介电材料之间且通过额外介电材料与所述支柱的所述部分及所述第一及第二介电材料分离。所述额外介电材料具有大于二氧化硅的介电常数的介电常数。所述额外介电材料接触所述支柱的所述部分及所述钨材料。

    包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN117082871A

    公开(公告)日:2023-11-17

    申请号:CN202310293417.0

    申请日:2023-03-23

    Abstract: 本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括导体层级,其包括导体材料。横向间隔的存储器块个别地包括垂直堆叠,其包括交替绝缘层级及导电层级。存储器单元的沟道材料串延伸穿过所述绝缘层级及所述导电层级。所述导电层级中的最下者的传导材料直接将所述沟道材料串中的个别者的所述沟道材料与所述导体层级的所述导体材料电耦合在一起。所述导体材料的最上部分包括直接抵靠所述传导材料、具有不同于所述传导材料的组成的组成且包括碳、氮、氧、金属及还包括硼的n型导电掺杂的半导电材料中的至少一者的导电掺杂的半导电材料。

    集成电路系统的导电通孔、包括存储器单元串的存储器阵列、形成集成电路系统的导电通孔的方法,以及形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN116034641A

    公开(公告)日:2023-04-28

    申请号:CN202180046104.4

    申请日:2021-07-23

    Abstract: 一种用于形成集成电路系统的导电通孔的方法包括在竖向细长开口的侧壁上方侧向形成衬里。所述衬里包括元素形态硅。在所述竖向细长开口中离子植入所述衬里的最上部分的所述元素形态硅。相对于所述衬里的处于所述最上部分下方的下部部分的不经历所述离子植入的所述元素形态硅,选择性地蚀刻所述衬里的所述最上部分的所述经离子植入的元素形态硅。使所述衬里的所述下部部分的所述元素形态硅与金属卤化物反应以形成所述竖向细长开口的下部部分中的元素形态金属,所述元素形态金属是来自所述金属卤化物的金属。在所述竖向细长开口中在所述元素形态金属顶上并且直接抵靠所述元素形态金属形成导电材料。本文公开了其它实施例,包含独立于方法的结构。

    包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法

    公开(公告)号:CN115623782A

    公开(公告)日:2023-01-17

    申请号:CN202210833172.1

    申请日:2022-07-14

    Abstract: 本申请案涉及一种包括存储器单元串的存储器阵列及一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括在衬底上形成包括导体材料的导体层级。横向间隔的存储器块区域个别地包括包含直接形成于所述导体层级上方的交替第一层级及第二层级的垂直堆叠。存储器单元的沟道材料串延伸穿过所述第一层级及所述第二层级。所述第一层级中的下者包括牺牲材料。水平伸长的狭槽在所述存储器块区域中的个别者中形成穿过所述第一及第二层级到所述牺牲材料以在所述个别存储器块区域中形成横向间隔的子块区域。所述牺牲材料通过所述水平伸长的狭槽从所述下第一层级各向同性地蚀刻。

Patent Agency Ranking