-
公开(公告)号：CN1987838A
公开(公告)日：2007-06-27
申请号：CN200610171736.0
申请日：2006-12-19
Applicant: 索尼株式会社
Inventor： 久曾神宏
CPC classification number: H04L49/9063 , H04L49/90
Abstract: 一种信息处理系统，包括：被配置来接收数据的接收设备和被配置来通过使用该数据执行数据处理的数据处理设备。该接收设备包括：接收单元，被配置来接收该数据；以及存储控制单元，被配置来基于所接收的数据生成格式数据，并且将该格式数据和该数据存储在存储单元中，该格式数据是以准备用于该数据处理的格式而生成的数据。该数据处理设备包括处理单元，被配置来通过使用存储在该存储单元中的数据和格式数据而执行该数据处理。
-
公开(公告)号：CN101160571B
公开(公告)日：2010-05-19
申请号：CN200680012573.X
申请日：2006-04-06
Applicant: 索尼株式会社
CPC classification number: G06F13/128
Abstract: 本发明涉及可通过简单的硬件结构来正确地控制存在于存储器上的多个数据的DMA传送的信息处理装置以及信息处理方法。在存储器33中设置有与队列Q0对应的描述符表T0和与队列Q1对应的描述符表T1。在描述符控制部51的寄存器R0、R1中分别记录有构成描述符表T0的描述符的编号或构成描述符表T1的描述符的编号。在描述符获取部52的高速缓冲存储器C0、C1中分别记录描述符表T0的描述符、或描述符表T1的描述符。描述符选择部53按照规定的规则选择高速缓冲存储器C0、C1中的任一个。本发明可应用于进行DMA传送的全部电子装置中。
-
公开(公告)号：CN100557587C
公开(公告)日：2009-11-04
申请号：CN200680019302.7
申请日：2006-05-26
Applicant: 索尼株式会社
CPC classification number: G06F13/28
Abstract: 本发明涉及一种能够简化中断处理并缩短中断处理所需时间的信息处理装置和信息处理方法。在步骤S52中，在网卡指针和CPU清除指针不一致、即存在与已执行的DMA传送处理中使用的包对应、并且没有进行DMA传送完成处理的包区域的情况下，进入步骤S53，中断产生部将中断状态设定为完成状态并进入步骤S54。在步骤S54中，中断产生部产生中断信号。另一方面，在步骤S52中，在不存在与已执行的DMA传送处理中使用的包对应、并且没有进行DMA传送完成处理的包区域的情况下进入步骤S55，中断产生部解除完成状态。本发明例如能够应用于网卡。
-
公开(公告)号：CN101261590A
公开(公告)日：2008-09-10
申请号：CN200810002940.9
申请日：2008-01-11
IPC: G06F9/46
Abstract: 提供了一种信息处理设备、信息处理方法以及计算机程序。与执行操作系统(OS)中的控制的主处理器不同的从处理器被指定为控制与通信单元对应的装置驱动程序，并因此响应于源自网卡的中断由从处理器执行通信控制，该网卡用作在配备有多个处理器并经由网络从事通信的信息处理设备中的通信单元。该结构使得主处理器能够以高等级的效率来执行数据处理，而没有数据处理中的时间滞后。
-
公开(公告)号：CN101160571A
公开(公告)日：2008-04-09
申请号：CN200680012573.X
申请日：2006-04-06
Applicant: 索尼株式会社
CPC classification number: G06F13/128
Abstract: 本发明涉及可通过简单的硬件结构来正确地控制存在于存储器上的多个数据的DMA传送的信息处理装置以及信息处理方法。在存储器33中设置有与队列Q0对应的描述符表T0和与队列Q1对应的描述符表T1。在描述符控制部51的寄存器R0、R1中分别记录有构成描述符表T0的描述符的编号或构成描述符表T1的描述符的编号。在描述符获取部52的高速缓冲存储器C0、C1中分别记录描述符表T0的描述符、或描述符表T1的描述符。描述符选择部53按照规定的规则选择高速缓冲存储器C0、C1中的任一个。本发明可应用于进行DMA传送的全部电子装置中。
-
Patent Agency Ranking
公开(公告)号：CN1748425A
公开(公告)日：2006-03-15
申请号：CN200480003554.1
申请日：2004-03-03
Applicant: 索尼株式会社
IPC: H04N7/24
CPC classification number: H04N21/2662 , H04N21/23805 , H04N21/6377
Abstract: 一种能够通过消除缓慢起动而及时传送数据的传送控制装置及方法、记录介质和程序。由图像获得部分(21)拾取的作为传送数据的图像数据被输入到初始速率确定部分(24)和图像编码部分(22)。初始速率确定部分(24)具有可容许图像确定部分，用于确定观看由传送装置(11)传送的图像数据的用户所容许的可容许最低图像。初始速率确定部分(24)还具有传送速率确定部分，用于将满足提供自可容许图像确定部分的可容许最低图像的传送速率确定为初始传送速率，并将其提供给速率控制部分(25)。速率控制部分(25)控制传送部分(23)的传送速率，使得传送图像数据的传送速率从由传送速率确定部分(44)提供的初始传送速率开始。本发明可例如应用于传送预定数据的传送装置。
-
公开(公告)号：CN101561786B
公开(公告)日：2011-10-05
申请号：CN200910133979.9
申请日：2009-04-16
Applicant: 索尼株式会社
Inventor： 久曾神宏
IPC: G06F13/10
CPC classification number: G06F9/526 , G06F9/5011 , G06F2209/5014 , G06F2209/522
Abstract: 一种信息处理装置、信息处理方法和计算机程序。信息处理装置包括：进行数据处理的设备；以及处理器，每一个处理器包括与设备相对应的设备驱动器。与至少一个处理器对应地设置的设备驱动器具有对资源标志进行管理的资源状态保持单元，资源标志表示哪个处理器正在使用或被调度使用在使用该设备进行数据处理时使用的资源。至少一个处理器将资源标志设置为这样的标志值：该标志值表示该至少一个处理器根据其使用设备的计划而被调度使用资源。当至少一个处理器中的每一个处理器在使用该设备期间参考资源标志并识别出所述多个处理器中的另一个处理器被调度以使用资源时，该每一个处理器终止或中断对该设备的使用。
-
公开(公告)号：CN101566976A
公开(公告)日：2009-10-28
申请号：CN200910135232.7
申请日：2009-04-21
Applicant: 索尼株式会社
Inventor： 久曾神宏
IPC: G06F13/16 , G06F15/167
CPC classification number: G06F13/1657 , G06F12/06 , G06F12/0815 , G06F2212/2542
Abstract: 本发明公开了一种信息处理装置、信息处理方法以及计算机程序。该信息处理装置包括：多个节点，每一个节点都将处理器和至少一个存储器连接到系统总线；将节点互连的互连总线；以及在多个节点中的任何一个节点被连接到系统总线并执行数据处理的设备；以及，存储器选择单元，用于选择被连接到所述设备所连接到的系统总线的存储器，作为要被该设备访问的存储器。
-
公开(公告)号：CN100401277C
公开(公告)日：2008-07-09
申请号：CN200610072449.4
申请日：2006-04-13
Applicant: 索尼株式会社
IPC: G06F13/28
CPC classification number: H04L49/901 , H04L49/90
Abstract: 一种信息处理器和信息处理方法，该信息处理器包括：生成部分，用于生成包括位置信息和延迟时间的描述符，该位置信息表示该存储器中的数据的以包为单位的记录位置，该延迟时间与以包为单位的处理有关；提取部分，用于获取由该生成部分生成的该描述符，并从所获取的描述符中提取该位置信息和该延迟时间；DMA部分，用于基于所提取的位置信息，从该存储器中读取以包为单位的数据；以及延迟部分，用于将该提取部分和该DMA部分中的至少一个的处理的第二次执行及以后的执行，延迟由该提取部分所提取出的该延迟时间。
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.021 seconds)
