-
公开(公告)号：CN100461239C
公开(公告)日：2009-02-11
申请号：CN200610090319.3
申请日：2006-06-29
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G5/395 , G09G2300/0408 , G09G2310/027
Abstract: 本发明的目的在于，提供一种灵活地进行电路的配置、并可以进行效率高的布局的集成电路装置以及搭载其的电子设备。集成电路装置包括显示存储器，该显示存储器对显示在具有多条扫描线和多条数据线的显示面板上的数据中的至少相当于1像素的数据进行储存。显示存储器包括多条字线WL、多条位线BL、多个存储器单元MC、以及数据读出控制电路(150、152)。数据读出控制电路(150、152)在水平扫描驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出并控制。
-
公开(公告)号：CN1892791A
公开(公告)日：2007-01-10
申请号：CN200610090329.7
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供能够实现电路面积缩小化的集成电路装置及电子设备。集成电路装置包括用于驱动数据线的数据驱动块，数据驱动块包括多个子像素驱动单元，各个子像素驱动单元输出与一个子像素的图像数据对应的数据信号。在将沿着子像素驱动单元长边的方向设为D1方向、将与D1方向正交的方向设为D2方向的时候，在数据驱动块中，沿着D1方向配置多个子像素驱动单元，同时，沿着D2方向配置多个子像素驱动单元。在数据驱动块的D2方向一侧配置有焊盘。而且，排列替换配线区用于排列替换子像素驱动单元的引出线的排列顺序，设置在子像素驱动单元的配置区上。
-
公开(公告)号：CN1892789A
公开(公告)日：2007-01-10
申请号：CN200610090320.6
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小的集成电路装置和电子设备。集成电路装置包括：用于驱动数据线的数据驱动块；多个控制晶体管TC1、TC2，各控制晶体管与数据驱动块的各个输出线对应地设置，各控制晶体管由公共控制信号控制；以及焊盘配置区域，配置有用于电气连接数据线和数据驱动块的输出线QL1、QL2的数据驱动器用焊盘P1、P2的。而且，控制晶体管TC1、TC2被配置在焊盘配置区域。
-
公开(公告)号：CN100557678C
公开(公告)日：2009-11-04
申请号：CN200610091108.1
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G2310/0267 , G09G2310/027
Abstract: 本发明提供一种可实现缩小电路面积及提高设计效率的集成电路装置、以及电子设备。以从作为集成电路装置的短边的第一边朝向对面的第三边的方向为第一方向(D1)、以从作为集成电路装置的长边的第二边朝向对面的第四边的方向为第二方向(D2)时，集成电路装置包括沿着所述D1方向配置的第一～第N电路块(CB1～CBN)。电路块(CB1～CBN)包括：用于存储图像数据的至少一个存储块(MB)、以及用于驱动数据线的至少一个数据驱动块(DB)。沿着所述D1方向邻接配置存储块(MB)和数据驱动块(DB)。
-
公开(公告)号：CN100498917C
公开(公告)日：2009-06-10
申请号：CN200610090329.7
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供能够实现电路面积缩小化的集成电路装置及电子设备。集成电路装置包括用于驱动数据线的数据驱动块，数据驱动块包括多个子像素驱动单元，各个子像素驱动单元输出与一个子像素的图像数据对应的数据信号。在将沿着子像素驱动单元长边的方向设为D1方向、将与D1方向正交的方向设为D2方向的时候，在数据驱动块中，沿着D1方向配置多个子像素驱动单元，同时，沿着D2方向配置多个子像素驱动单元。在数据驱动块的D2方向一侧配置有焊盘。而且，排列替换配线区用于排列替换子像素驱动单元的引出线的排列顺序，设置在子像素驱动单元的配置区上。
-
Patent Agency Ranking
公开(公告)号：CN100446080C
公开(公告)日：2008-12-24
申请号：CN200610090330.X
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小化的集成电路装置、电子设备。集成电路装置包括：第一～第N电路块CB1～CBN、沿第四边设置在第一～第N电路块CB1～CBN的D2方向侧的第一接口区域(12)、以及沿第二边设置在第一～第N电路块的D4方向侧的第二接口区域(14)。在邻接的电路块之间，在第I层下层的配线层上形成的局部线LLG作为信号线及电源线两者中的至少一种被配线。在不邻接的电路块间，在第I层及其上层的配线层形成的全局线GLG、GLD作为信号线及电源线两者中的至少一种，沿D1方向配线在介于不邻接的电路块间的电路块上。
-
公开(公告)号：CN1892797A
公开(公告)日：2007-01-10
申请号：CN200610091121.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G2300/0426 , H01L27/12
Abstract: 本发明提供一种可以缩小电路面积、提高设计效率的集成电路装置、电子设备。集成电路装置包括第一～第N电路块CB1～CBN，其在以从集成电路装置的短边即第一边朝向对面的第三边的方向为第一方向D1、以从集成电路装置的长边即第二边朝向面对的第四边的方向为第二方向D2时，沿D1方向配置。电路块CB1～CBN包括扫描驱动块SB、电源电路块PB、以及数据驱动块DB和存储块MB。数据驱动块DB和存储块MB沿D1方向邻接配置，电源电路块PB配置在扫描驱动块SB、数据驱动块DB及存储块MB之间。
-
公开(公告)号：CN1892796A
公开(公告)日：2007-01-10
申请号：CN200610091117.0
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G3/3611 , G09G2300/0426 , G09G2310/027 , G09G2310/0278 , G09G2310/08
Abstract: 本发明的目的在于提供一种灵活地进行电路的配置、并可以进行效率高的布置的集成电路装置以及组装有该装置的电子设备。集成电路装置包括：RAM块(200)，其包括多条字线WL、多条位线BL、多个存储单元MC、字线控制电路(240)、以及数据读出控制电路(240、250)；以及数据线驱动块(100)，其根据从RAM块(200)提供的数据对显示面板(10)的多个数据线组进行驱动。数据读出控制电路(240、250)在水平驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出控制。数据线驱动块包括第一～第N分割数据线驱动块(100A、100B)，它们分别驱动多个数据线组中的不同的数据线组，第一～第N分割数据线驱动块(100A、100B)的每一个沿着多条位线BL延伸的第一方向X配置。
-
公开(公告)号：CN1892794A
公开(公告)日：2007-01-10
申请号：CN200610091108.1
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G2310/0267 , G09G2310/027
Abstract: 本发明提供一种可实现缩小电路面积及提高设计效率的集成电路装置、以及电子设备。以从作为集成电路装置的短边的第一边朝向对面的第三边的方向为第一方向(D1)、以从作为集成电路装置的长边的第二边朝向对面的第四边的方向为第二方向(D2)时，集成电路装置包括沿着所述D1方向配置的第一～第N电路块(CB1～CBN)。电路块(CB1～CBN)包括：用于存储图像数据的至少一个存储块(MB)、以及用于驱动数据线的至少一个数据驱动块(DB)。沿着所述D1方向邻接配置存储块(MB)和数据驱动块(DB)。
-
公开(公告)号：CN1892790A
公开(公告)日：2007-01-10
申请号：CN200610090328.2
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积的缩小的集成电路装置、电子设备。集成电路装置包括多个电路块被宏单元化的驱动器宏单元。驱动器宏单元包括：用于驱动数据线的数据驱动块DB、用于存储图像数据的存储块MB、以及配置有用于电连接数据驱动块DB的输出线和数据线的焊盘的焊盘块PDB。数据驱动块DB和存储块MB沿D1方向配置，焊盘块PDB配置在数据驱动块DB以及存储块MB的D2方向侧。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.04 seconds)
