-
公开(公告)号：CN100557680C
公开(公告)日：2009-11-04
申请号：CN200610091121.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G2300/0426 , H01L27/12
Abstract: 本发明提供一种可以缩小电路面积、提高设计效率的集成电路装置、电子设备。集成电路装置包括第一～第N电路块CB1～CBN，其在以从集成电路装置的短边即第一边朝向对面的第三边的方向为第一方向D1、以从集成电路装置的长边即第二边朝向面对的第四边的方向为第二方向D2时，沿D1方向配置。电路块CB1～CBN包括扫描驱动块SB、电源电路块PB、以及数据驱动块DB和存储块MB。数据驱动块DB和存储块MB沿D1方向邻接配置，电源电路块PB配置在扫描驱动块SB、数据驱动块DB及存储块MB之间。
-
公开(公告)号：CN100557679C
公开(公告)日：2009-11-04
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
公开(公告)号：CN100527217C
公开(公告)日：2009-08-12
申请号：CN200610091116.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2300/0408 , G09G2310/027
Abstract: 本发明提供一种可灵活地进行电路配置、高效地进行布局的集成电路装置及安装有该集成电路装置的电子设备。集成电路装置包括用于存储在显示面板上显示的至少一个画面的数据的显示存储器，其中，显示面板具有多条扫描线及多条数据线。显示存储器各自包括多个RAM块(200)，各个RAM块(200)分别包含多条字线WL、多条位线BL、多个存储器单元MC和数据读出控制电路(240)、(250)。多个RAM块(200)的各个RAM块沿着多条位线BL延伸的第一方向X配置。数据读出控制电路(240)、(250)在水平扫描驱动显示面板的一水平扫描期间1H内，分成N(N为大于等于2的整数)次地对对应于多条信号线的像素的数据进行读出控制。
-
公开(公告)号：CN100466036C
公开(公告)日：2009-03-04
申请号：CN200610091114.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种显示装置以及安装有该显示装置的电子设备，其中，该显示装置具有可灵活地进行电路配置、高效地进行布局的集成电路装置。显示装置包括集成电路装置(20)，集成电路装置(20)包括：包含多条扫描线和多条数据线的显示面板(10)、以及用于存储在显示面板上显示的至少一个画面的数据的显示存储器。显示存储器(RAM块(200))包括多条字线WL、多条位线BL和多个存储器单元MC。集成电路装置(20)具有与显示面板(10)的多条扫描线平行的一边IL，显示存储器的多条位线BL在与所述一边IL平行的第一方向上延伸。
-
公开(公告)号：CN1893064A
公开(公告)日：2007-01-10
申请号：CN200610091109.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
IPC: H01L27/00 , H01L23/522 , G09G3/20 , G09G3/36 , G11C7/00
CPC classification number: H01L23/552 , G11C5/063 , H01L24/49 , H01L2224/49175 , H01L2924/00014 , H01L2924/01019 , H01L2924/01037 , H01L2924/01066 , H01L2924/14 , H01L2924/19041 , H01L2924/3025 , H01L2224/45099
Abstract: 本发明提供可灵活进行电路配置，并能实现效率良好的布局的集成电路装置及包含该集成电路装置的电子设备。其中，集成电路装置包括显示存储器，在形成有多条位线BL、/BL的金属布线层ALC上形成向多个存储器单元MC供给第一电源电压VSS的多条第一电源供给布线VSSL1、VSSL2，在形成有多条字线WL的金属布线层ALB上形成向多个存储器单元MC供给电压高于第一电源电压VSS的第二电源电压VDD的第二电源供给布线VDDL，在多条位线BL、/BL的上层形成多条位线保护用布线SHD1，多条位线的各条和多条位线保护用布线的各条包括在俯视图上相互重叠的区域，在多条位线保护用布线的上层形成向显示存储器之外的电路供给电压高于所述第二电源电压的第三电源电压的第三电源供给布线GL。
-
Patent Agency Ranking
公开(公告)号：CN1892795A
公开(公告)日：2007-01-10
申请号：CN200610091113.2
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G11C5/025 , G09G3/3688 , G09G2300/0426 , G09G2310/027
Abstract: 本发明提供一种可以实现电路面积的缩小或设计的效率化的集成电路装置以及电子设备。该集成电路装置包括，第一至第N电路块CB1至CBN，当从集成电路装置的短边第一边向相对的第三边去的第一方向设为D1，将从集成电路装置的长边第二边向相对的第四边去的第二方向设为D2时，所述第一至第N电路块CB1至CBN沿D1方向配置。第一至第N电路块CB1至CBN包括，至少一个存储块MB，用于存储图像数据；以及，至少一个数据驱动块DB，用于驱动数据线。存储块MB包括存储单元阵列，行地址译码器RD以及读出放大器块SB。行地址译码器RD配置成其长边方向沿D1方向，读出放大器块SAB配置成其长边方向沿D2方向。
-
公开(公告)号：CN1892750A
公开(公告)日：2007-01-10
申请号：CN200610090319.3
申请日：2006-06-29
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G5/395 , G09G2300/0408 , G09G2310/027
Abstract: 本发明的目的在于，提供一种灵活地进行电路的配置、并可以进行效率高的布局的集成电路装置以及搭载其的电子设备。集成电路装置包括显示存储器，该显示存储器对显示在具有多条扫描线和多条数据线的显示面板上的数据中的至少相当于1像素的数据进行储存。显示存储器包括多条字线WL、多条位线BL、多个存储器单元MC、以及数据读出控制电路(150、152)。数据读出控制电路(150、152)在水平扫描驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出并控制。
-
公开(公告)号：CN114553142A
公开(公告)日：2022-05-27
申请号：CN202111405028.X
申请日：2021-11-24
Applicant: 精工爱普生株式会社
Inventor： 井富登
Abstract: 振动器件，能够抑制由于电容耦合而产生振荡特性的劣化。振动器件(1)包含：基座(2)，其包含半导体基板(20)和贯通半导体基板(20)的第1面(21)与第2面之间的贯通电极(40)；振动元件(5)，其配置于第1面(21)侧；以及外部连接端子(91)，其隔着绝缘层(80)设置于第2面(22)侧。在第2面(22)配置有：振荡电路(11)，其经由贯通电极(40)与振动元件(5)电连接，使振动元件(5)振荡而生成振荡信号；以及输出缓冲电路(12)，其输出基于振荡信号的时钟信号，从外部连接端子(91)输出来自输出缓冲电路(12)的时钟信号。贯通电极(40)和外部连接端子(91)被配置成，在从与第1面(21)正交的方向俯视时不重叠。
-
公开(公告)号：CN105897165B
公开(公告)日：2021-01-05
申请号：CN201610070502.0
申请日：2016-02-01
Applicant: 精工爱普生株式会社
IPC: H03B5/04
Abstract: 本发明提供一种振荡电路、振荡器、电子设备以及移动体。所述振荡电路在半导体基板上具有：振荡用电路，其使振子振荡；输出电路，其被输入从振荡用电路输出的信号并输出振荡信号；连接端子(Vcc)，其被施加电力；第一布线，其从连接端子(Vcc)连接到输出电路；第二布线，其经由第一布线上的连接节点而与第一布线连接，并从连接节点连接到振荡用电路，其中，第一布线的从连接端子(Vcc)起到连接节点为止的布线的长度与第二布线的长度相比而较短。
-
公开(公告)号：CN100557678C
公开(公告)日：2009-11-04
申请号：CN200610091108.1
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G2310/0267 , G09G2310/027
Abstract: 本发明提供一种可实现缩小电路面积及提高设计效率的集成电路装置、以及电子设备。以从作为集成电路装置的短边的第一边朝向对面的第三边的方向为第一方向(D1)、以从作为集成电路装置的长边的第二边朝向对面的第四边的方向为第二方向(D2)时，集成电路装置包括沿着所述D1方向配置的第一～第N电路块(CB1～CBN)。电路块(CB1～CBN)包括：用于存储图像数据的至少一个存储块(MB)、以及用于驱动数据线的至少一个数据驱动块(DB)。沿着所述D1方向邻接配置存储块(MB)和数据驱动块(DB)。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.032 seconds)
