-
公开(公告)号：CN104681434A
公开(公告)日：2015-06-03
申请号：CN201510037235.2
申请日：2015-01-26
Applicant: 电子科技大学
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种在厚硅片上制备FS-IGBT的方法，用以解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。选取轻掺杂的FZ硅作为第一硅片、和重掺杂的CZ硅或FZ硅作为第二硅片，首先在第一硅片的背面制作N型FS层、P型透明集电区，再将第一、二硅片键合，然后减薄第一硅片、制作正面结构，最后减薄第二硅片、再通过刻蚀、淀积金属、化学机械抛光形成集电极；即制备得FS-IGBT。
-
公开(公告)号：CN107068744B
公开(公告)日：2019-08-02
申请号：CN201710328740.1
申请日：2017-05-11
Applicant: 电子科技大学
IPC: H01L29/739 , H01L27/06
Abstract: 本发明属于半导体功率器件技术领域，具体的说是涉及一种横向绝缘栅双极型晶体管。本发明结构通过在器件漂移区表面形成多晶二极管并在集电极附近集成PMOS和齐纳二极管，在阻断状态下，通过器件表面多晶二极管反偏状态下漂移区耗尽提供的电荷和场板作用，在提高器件漂移区掺杂浓度的同时获得比传统结构更高的耐压；在器件关断过程中，利用集电极电压的变化以及表面多晶二极管和齐纳二极管形成的自偏置效应使集电极附近的PMOS自动开启并导通加快LIGBT内部的载流子抽取，从而提高器件的关断速度，在导通状态下，使集电极附近的PMOS处于关断状态，电子电流通路被截断。因此具有更高的击穿电压；同时在关断过程中，具有更快的关断速度和更低的关断损耗。
-
公开(公告)号：CN107170816A
公开(公告)日：2017-09-15
申请号：CN201710328737.X
申请日：2017-05-11
Applicant: 电子科技大学
IPC: H01L29/739 , H01L27/06
CPC classification number: H01L29/7394 , H01L27/0629
Abstract: 本发明属于半导体功率器件技术领域，具体的说是涉及一种横向绝缘栅双极型晶体管。本发明通过在传统横向绝缘栅双极型晶体管的基础上，在器件表面沿沟道长度方向刻蚀沟槽形成三维结构，形成具有三维结构的横向绝缘栅双极型晶体管；同时在器件三维漂移区表面形成多晶二极管并在集电极附近集成三维PMOS和齐纳二极管。本发明结构具有比传统LIGBT更低的正向导通压降并在导通过程中不存在负阻现象，同时具有更高的器件击穿电压，更快的关断速度和更低的关断损耗。
-
公开(公告)号：CN105977288A
公开(公告)日：2016-09-28
申请号：CN201610310899.6
申请日：2016-05-11
Applicant: 电子科技大学
Inventor： 张金平 , 史建东 , 陈钱 , 刘永 , 其他发明人请求不公开姓名
IPC: H01L29/08 , H01L29/739 , H01L21/331
Abstract: 本发明属于功率半导体器件技术领域，涉及具有超势垒集电极结构的LIGBT器件及其制造方法。本发明器件的集电极结构通过MOS沟道,利用MOS的体效应降低了势垒高度，为电子创建一个“超势垒”，即此集电极结构势垒MOS比传统的IGBT背部PN结势垒电压低，因此本发明的IGBT在小于0.7V的电压下就可以开启，且该结构同样存在电导调制效应，减小了IGBT导通时的正向压降；关断时，集电极处于开启状态的MOS沟道加快了发射极附近的过剩载流子的抽取过程，降低了器件的开关损耗；同时，本发明器件的制作并不需要额外工艺步骤，与现有的集成电路制造工艺完全兼容。
-
公开(公告)号：CN104681433A
公开(公告)日：2015-06-03
申请号：CN201510037233.3
申请日：2015-01-26
Applicant: 电子科技大学
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种FS-IGBT的制备方法，用以解决中低压FS-IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。选取轻掺杂N型FZ硅作为第一硅片、和重掺杂N型或P型的CZ硅或FZ硅作为第二硅片，首先在第一硅片的背面制作FS-IGBT的N型FS层，再沉积一层氧化层；然后键合第一、二硅片，减薄原第一硅片厚度后制作正面结构，再减薄第二硅片厚度后刻蚀、通过沟槽制备P型透明集电区，最后淀积金属、化学机械抛光形成集电极；即制备得FS-IGBT。
-
Patent Agency Ranking
公开(公告)号：CN104393055A
公开(公告)日：2015-03-04
申请号：CN201410629077.5
申请日：2014-11-10
Applicant: 电子科技大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有浮岛结构的沟槽型二极管。本发明的沟槽型二极管，其特征在于，在沟槽中设置有第一N型半导体掺杂区、浮空P岛和第二N型半导体掺杂区；所述第二N型半导体掺杂区位于沟槽的侧壁与栅氧化层相连；所述浮空P岛位于第二N型半导体掺杂区之间；所述第一N型半导体掺杂区位于第二N型半导体掺杂区和浮空P岛的顶部，并与阳极相连。本发明的有益效果为，可在同样的电流密度下实现更低的正向压降，器件在高温下的可靠性更好。本发明尤其适用于沟槽型二极管。
-
公开(公告)号：CN104681433B
公开(公告)日：2017-07-11
申请号：CN201510037233.3
申请日：2015-01-26
Applicant: 电子科技大学
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种FS‑IGBT的制备方法，用以解决中低压FS‑IGBT制备过程中，薄硅片带来的制备工艺复杂、难度大，硅片翘曲、变形、碎片，硅片(晶圆)的大小受到限制、良品率低、成本高，难以实现产业化的问题，以及在后续晶圆的划片和芯片的封装中由于薄硅片带来的巨大技术挑战。选取轻掺杂N型FZ硅作为第一硅片、和重掺杂N型或P型的CZ硅或FZ硅作为第二硅片，首先在第一硅片的背面制作FS‑IGBT的N型FS层，再沉积一层氧化层；然后键合第一、二硅片，减薄原第一硅片厚度后制作正面结构，再减薄第二硅片厚度后刻蚀、通过沟槽制备P型透明集电区，最后淀积金属、化学机械抛光形成集电极；即制备得FS‑IGBT。
-
公开(公告)号：CN105932043A
公开(公告)日：2016-09-07
申请号：CN201610312628.4
申请日：2016-05-11
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/417 , H01L29/739 , H01L21/28 , H01L21/331
CPC classification number: H01L29/7398 , H01L29/0684 , H01L29/41708 , H01L29/66333
Abstract: 本发明属于功率半导体器件技术领域，涉及具有超势垒集电极结构的IGBT器件及其制造方法。本发明器件的集电极结构通过MOS沟道,利用MOS的体效应降低了势垒高度，为电子创建一个“超势垒”，即此集电极结构势垒MOS比以往的IGBT背部PN结势垒电压低，因此本发明的IGBT在小于0.7V的电压下就可以开启，且该结构同样存在电导调制效应，减小了IGBT导通时的正向压降。关断时，集电极处于开启状态的MOS沟道加快了发射极附近的过剩载流子的抽取过程。因此，本发明发射极采用超势垒结构的IGBT，降低了开关损耗的同时，正向压降得以减小，开关优值得到大幅的降低。
-
公开(公告)号：CN105206656A
公开(公告)日：2015-12-30
申请号：CN201510524523.0
申请日：2015-08-25
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/47 , H01L21/331 , H01L29/739
CPC classification number: H01L29/7397 , H01L29/0603 , H01L29/47 , H01L29/66348
Abstract: 本发明属于功率半导体器件技术领域，具体的说涉及一种逆导型IGBT器件。本发明相比于传统逆导型IGBT结构，在源极金属增加了发射极肖特基金属、在N型电场阻止层下设置N-区，分别改善了工作在续流二极管模式下的反向恢复特性与抑制了snapback现象的产生。本发明的有益效果为，具有快的反向恢复时间、在较短的背面P+集电区就可以消除snapback现象，且其制备工艺与传统IGBT器件工艺相兼容。本发明尤其适用逆导型IGBT器件。
-
公开(公告)号：CN104393056A
公开(公告)日：2015-03-04
申请号：CN201410635885.2
申请日：2014-11-10
Applicant: 电子科技大学
IPC: H01L29/861 , H01L21/329
Abstract: 本发明属于功率半导体器件技术领域，涉及一种积累型二极管。本发明的积累型二极管，其特征在于，在沟槽中设置有第一N型半导体掺杂区、第一P型半导体掺杂区和第二P型半导体掺杂区；所述第一N型半导体掺杂区位于沟槽的侧壁与栅氧化层相连；所述第一P型半导体掺杂区和第二P型半导体掺杂区位于第一N型半导体掺杂区之间；所述第一P型半导体掺杂区位于第二P型半导体掺杂区的顶部，并与阳极相连。本发明的有益效果为，可在同样的电流密度下实现更低的正向压降，器件在高温下的可靠性更好。本发明尤其适用于沟槽型二极管。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.063 seconds)
