-
公开(公告)号：CN109976424B
公开(公告)日：2020-07-31
申请号：CN201910314757.0
申请日：2019-04-18
Applicant: 电子科技大学
IPC: G05F1/46
Abstract: 一种无电容型低压差线性稳压器，属于电子电路技术领域。包括偏置电路、运算放大器电路、电源电压采样电路、补偿电路以及功率管和反馈环路，偏置电路用于提供偏置，运算放大器电路将反馈电压和基准电压进行处理，并将处理结果传递给功率管和反馈环路，电源电压采样电路采用中频PSRR提高技术，通过第四电容采样电源电压的变化，使第一功率管的栅极电压抵消电源电压的变化，提高中频PSRR；补偿电路通过第二电容使输出直接耦合到第三PMOS管栅极，具有瞬态增强作用，同时第三电容切断前馈通路，拓展带宽，改善了第二电容的影响；功率管采用辅助功率管和主功率管分开控制的方式，提高了轻载时系统效率，同时降低主功率管的栅寄生电容，提高系统稳定性。
-
公开(公告)号：CN110071714A
公开(公告)日：2019-07-30
申请号：CN201910333984.8
申请日：2019-04-24
Applicant: 电子科技大学
IPC: H03K19/003 , H03K19/0185 , H03K19/20
Abstract: 一种用于芯片使能控制的输入接口电路，包括迟滞电路和脉冲滤波电路，迟滞电路通过上下对称结构的迟滞比较器滤除在迟滞窗口内的噪声信号；脉冲滤波电路通过第一PMOS管、第一NMOS管、第一电流源、第一电容、第二PMOS管、第二NMOS管、第二电流源和第二电容组成脉冲滤波预处理电路对短脉冲干扰信号进行预处理，再将得到的信号输送到第一或非门和第二或非门构成或非RS触发器中，利用或非RS触压器两端输入同时为0时输出保持不变的特性，滤除不必要的短脉冲干扰信号，通过调节电流源大小和电容大小能够滤除不同脉冲宽度的短脉冲干扰信号。本发明能够还原芯片外部使能控制信号，从而正常控制芯片，防止了芯片误触发关断或者开启，保证了芯片所在系统的正常工作。
-
公开(公告)号：CN109947169A
公开(公告)日：2019-06-28
申请号：CN201910327106.5
申请日：2019-04-23
Applicant: 电子科技大学
Abstract: 一种具有预稳压结构的高电源抑制比带隙基准电路，包括第一启动电路、第二启动电路、第三启动电路、预稳压电路、基准电流源电路和带隙基准核心电路，第一启动电路、第二启动电路、第三启动电路分别用于启动预稳压电路、基准电流源电路、带隙基准核心电路；预稳压电路用于产生局部电压为第二启动电路、第三启动电路、基准电流源电路和带隙基准核心电路供电，达到抑制电源纹波的效果；基准电流源电路用于产生基准电流，带隙基准核心电路产生基准电压。本发明通过设置带隙基准核心电路的共源共栅电流镜、运放输出端的前馈通路、基准电流源电路增添第三条支路、基准源输出端串联RC低通滤波电路等技术有效改善了带隙基准电路的电源抑制比。
-
公开(公告)号：CN109671707A
公开(公告)日：2019-04-23
申请号：CN201811593459.1
申请日：2018-12-25
Applicant: 电子科技大学
IPC: H01L27/092 , H01L21/784
Abstract: 一种集成VDMOS的JCD集成器件及其制备方法，属于功率半导体集成技术领域。本发明首次实现了在同一芯片上制作JFET﹑CMOS﹑VDMOS，同时还能将poly电容、poly电阻以及poly二极管等无源元件与之集成构成电路。本发明不仅结合VDMOS的高开关速度、高耐压和JFET器件的优越的模拟特性和低噪声特性、温度稳定性和抗辐照能力强以及CMOS部分的高集成度等优点，而且同时也为功率电路设计带来极大的灵活性。本发明整体工艺使用掩模版次较少，工艺层次的复用性强，有利于制造成本的控制；在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性，运用本发明JCD集成技术制得的芯片具有更好的综合性能，有利于单片式功率系统集成的发展。
-
公开(公告)号：CN109671706A
公开(公告)日：2019-04-23
申请号：CN201811593444.5
申请日：2018-12-25
Applicant: 电子科技大学
IPC: H01L27/07 , H01L21/8232 , H01L21/8234 , H01L21/8238
Abstract: 本发明涉及一种基于P型外延的JCD集成器件及其制备方法，属于功率半导体集成技术领域。本发明通过以下主要工艺步骤：制备衬底；形成N+埋层；生长P型外延层；形成穿通隔离区；制备场氧；N阱注入、推阱；P阱注入、推阱；JFET的栅极N型区注入、推结；制备栅氧和多晶硅；N+注入；P+注入；制备欧姆孔；退火激活；淀积并刻蚀金属层，将PJFET﹑CMOS﹑nLDMOS和(或没有)Poly电阻和Poly二极管、Poly电容、阱电阻集成在同一芯片上。本发明高低压器件兼容性好，隔离效果好，掩模版次少。JFET具有高精度模拟特性、输入阻抗大、高速、抗辐照特性好等优点，实现了低压JFET器件与高压控制DMOS部分、低压逻辑CMOS部分的集成，可应用于电源管理IC、保护类电路和集成运放的工艺设计中。
-
Patent Agency Ranking
公开(公告)号：CN110460338B
公开(公告)日：2022-04-08
申请号：CN201910754356.7
申请日：2019-08-15
Applicant: 电子科技大学
Abstract: 一种采样保持电路，包括第一运算放大器、第一开关、第二开关、第三开关、第一电阻、第二电阻、第一NMOS管和第一电容，第一电阻的一端作为采样保持电路的输入端，另一端连接第一NMOS管的漏极、第一开关的一端并通过第二电阻后连接第一运算放大器的输出端；第一运算放大器的负向输入端连接第一开关的另一端和第三开关的一端，正向输入端连接第二开关的一端和共模电压，输出端作为采样保持电路的输出端并通过第一电容后连接第二开关的另一端和第三开关的另一端；第一NMOS管的栅极连接偏置电压，源极接地。本发明的输入端和输出端连接多晶硅电阻，信号摆幅接近电源轨从而使信噪比最大化，另外设置电流源管使得本发明能够在低电源电压下正常工作。
-
公开(公告)号：CN109686736B
公开(公告)日：2021-02-26
申请号：CN201811593461.9
申请日：2018-12-25
Applicant: 电子科技大学
IPC: H01L27/088 , H01L27/092 , H01L27/098
Abstract: 本发明提供一种基于N型外延的JCD集成器件及其制备方法，属于功率半导体集成技术领域。本发明首次实现了将高模拟精度的JFET部分，高集成度、方便逻辑控制和低功耗的CMOS部分以及快开关速度的高压控制DMOS部分集成在同一芯片上，使之具备系统功能；同时还能将poly电容、poly电阻以及poly二极管等无源元件与之集成构成电路，如此丰富的器件类型能够为功率电路设计带来极大的灵活性；本发明整体工艺使用掩模版次较少，工艺层次的复用性强，有利于制造成本的控制；在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性，运用本发明JCD集成技术制得的芯片具有更好的综合性能，有利于单片式功率系统集成的发展。
-
公开(公告)号：CN111949060A
公开(公告)日：2020-11-17
申请号：CN202010816034.3
申请日：2020-08-14
Applicant: 电子科技大学
Abstract: 一种缓启动电路，包括斜坡使能控制模块和斜坡基准建立模块，斜坡使能控制模块用于提供输出使能信号，使能缓启动电路的应用系统，本发明尤其适用于LDO用于限制浪涌电流，通过设置输出使能信号上升时间小于输出使能信号反相信号的下降时间，使得LDO功率管的使能管先关断，保证功率管的栅极电压在输出使能信号来临时平滑的建立到稳定值；当输入使能信号由高电平变为低电平时，斜坡使能控制模块也能通过电容迅速充放电，使得输出使能信号及时翻转。利用斜坡基准建立模块在LDO内部静态工作点稳定后缓慢建立误差放大器输入端的输出基准电压，本发明将电流源充电和RC串联的方式相结合，使得输出基准电压能够稳定平滑的建立到输出值。
-
公开(公告)号：CN110071714B
公开(公告)日：2020-06-30
申请号：CN201910333984.8
申请日：2019-04-24
Applicant: 电子科技大学
IPC: H03K19/003 , H03K19/0185 , H03K19/20
Abstract: 一种用于芯片使能控制的输入接口电路，包括迟滞电路和脉冲滤波电路，迟滞电路通过上下对称结构的迟滞比较器滤除在迟滞窗口内的噪声信号；脉冲滤波电路通过第一PMOS管、第一NMOS管、第一电流源、第一电容、第二PMOS管、第二NMOS管、第二电流源和第二电容组成脉冲滤波预处理电路对短脉冲干扰信号进行预处理，再将得到的信号输送到第一或非门和第二或非门构成或非RS触发器中，利用或非RS触压器两端输入同时为0时输出保持不变的特性，滤除不必要的短脉冲干扰信号，通过调节电流源大小和电容大小能够滤除不同脉冲宽度的短脉冲干扰信号。本发明能够还原芯片外部使能控制信号，从而正常控制芯片，防止了芯片误触发关断或者开启，保证了芯片所在系统的正常工作。
-
公开(公告)号：CN110460338A
公开(公告)日：2019-11-15
申请号：CN201910754356.7
申请日：2019-08-15
Applicant: 电子科技大学
Abstract: 一种采样保持电路，包括第一运算放大器、第一开关、第二开关、第三开关、第一电阻、第二电阻、第一NMOS管和第一电容，第一电阻的一端作为采样保持电路的输入端，另一端连接第一NMOS管的漏极、第一开关的一端并通过第二电阻后连接第一运算放大器的输出端；第一运算放大器的负向输入端连接第一开关的另一端和第三开关的一端，正向输入端连接第二开关的一端和共模电压，输出端作为采样保持电路的输出端并通过第一电容后连接第二开关的另一端和第三开关的另一端；第一NMOS管的栅极连接偏置电压，源极接地。本发明的输入端和输出端连接多晶硅电阻，信号摆幅接近电源轨从而使信噪比最大化，另外设置电流源管使得本发明能够在低电源电压下正常工作。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.025 seconds)
