-
公开(公告)号:CN109148587A
公开(公告)日:2019-01-04
申请号:CN201810968880.X
申请日:2018-08-23
Applicant: 电子科技大学
IPC: H01L29/78 , H01L29/36 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/36 , H01L29/66727 , H01L29/66734
Abstract: 本发明提供一种具有低比导通电阻的分离栅VDMOS器件及其制造方法,其元胞结构包括:第一导电类型半导体衬底、第一层第一导电类型半导体漂移区、第二层第一导电类型半导体漂移区、第二导电类型半导体阱区、第一导电类型半导体接触区、第二导电类型半导体接触区、多晶硅栅极、多晶硅分离栅电极、金属源电极、第一氧化层介质、第二氧化层介质、第三氧化层介质、第四氧化层介质、深槽;本发明优化漂移区浓度分布从而优化电场分布,在相同耐压条件下缩小比导通电阻,当器件工作在开关态切换状态下时,由于积累层漂移区浓度的降低可以使MOS电容耗尽区延伸更宽,对应栅漏电容更小,因此器件的动态损耗更小,本发明具有更宽的安全工作区。
-
公开(公告)号:CN107359194A
公开(公告)日:2017-11-17
申请号:CN201710642100.8
申请日:2017-07-31
Applicant: 电子科技大学
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种消除高电场的器件,其元胞结构包括衬底、源极接触电极、漏极接触电极、栅电极、栅氧化层、第二类型漂移区、第二类型条、第一类型条、第二类型buffer区、第一类型阱区、第二类型重掺杂区、第一类型重掺杂区、第三类型重掺杂区;本发明将第二类型条的左端延伸至第一类型阱区内部且不与第二类型重掺杂区相连接,第一类型条的右端延伸至第二类型buffer区内部,使得左端第二类型条同时被多面的第一类型杂质耗尽,右端第一类型条同时被多面的第二类型杂质耗尽,使得超结边缘的电场尖峰被削弱,避免器件提前击穿,进一步提高超结器件的击穿电压,第二类型条左侧延伸至第一类型阱区内部,减小了开态时器件的沟道电阻,从而降低器件的比导通电阻。
-
公开(公告)号:CN115374929A
公开(公告)日:2022-11-22
申请号:CN202110559767.8
申请日:2021-05-21
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于FPGA的卷积神经网络加速器及其加速方法,所述加速器部署于FPGA,所述加速器包括:控制器、卷积模块、先进先出存储器、加法器、偏置缓冲器、池化模块、线性整流函数模块、数据传输通道和随机存取存储器。本发明能够提高卷积神经网络的处理速度、存储量与计算资源。
-
公开(公告)号:CN109447932B
公开(公告)日:2020-12-08
申请号:CN201811309985.0
申请日:2018-11-01
Applicant: 西安电子科技大学
IPC: G06T5/50
Abstract: 本发明公开了一种基于实测红外成像数据的目标与背景融合仿真方法,主要用来生成目标在不同背景以及背景中的不同位置处的红外图像。其方法实现包括:拍摄红外图像,计算目标红外图像中的目标的实际尺寸,计算目标红外图像中目标产生的红外特征的辐射亮度,分离红外图像中的目标红外图像,计算模拟红外成像系统中模拟目标的红外特征,融合模拟目标与背景的红外特征,输出模拟目标与背景融合的红外仿真图像。本发明可以得到目标处于不同条件的背景以及背景中不同位置的红外图像,具有仿真生成红外目标图像真实度高,细节特征丰富的优点。
-
公开(公告)号:CN109216352B
公开(公告)日:2020-10-27
申请号:CN201811069367.3
申请日:2018-09-13
Applicant: 电子科技大学
Abstract: 本发明提供一种BCD半导体集成器件,包括13个器件,13个器件共用一个P型衬底和N型外延层,每一部分之间通过伸入至P型衬底的深P‑sink层及深P‑sink层上方的隔离电极实现器件之间电学隔离,本发明利用低阈值电压MOS管的氧化层介质作为低阈值高压功率LDMOS器件的栅氧化层,将低阈值电压MOS管的表面低浓度阱区设置为低阈值高压功率LDMOS器件的阱区,并将栅电极设置在对称轴处引入JFET的方式使得低阈值电压LDMOS电流路径和承受击穿电压的主要PN结不相同,避免器件因低浓度阱区带来的提前穿通问题,因此,本发明利用BCD工艺平台中的低阈值MOS管和LDMOS,实现了工艺完全兼容的低阈值LDMOS,不需要新增任何工艺菜单和掩膜版。
-
公开(公告)号:CN107978632B
公开(公告)日:2020-06-16
申请号:CN201711235719.3
申请日:2017-11-30
Applicant: 电子科技大学
IPC: H01L29/423 , H01L29/78
Abstract: 本发明提供一种多沟道的横向高压器件,其元胞结构集成在第一导电类型半导体衬底上,包括埋氧层、第二导电类型半导体漂移区、槽结构,第一导电类型半导体体区、第二导电类型半导体源区、第一导电类型半导体接触区三者形成一个体区单元,器件包括至少一个体区单元,在槽结构中设有多栅极金属结构,多栅极金属结构包括至少两个金属栅极,多栅极金属结构在第一导电类型半导体体区内部提供了至少两个沟道,给载流子提供了低阻通道,本发明采用槽多栅的结构增加了沟道数目,增加了器件的导电通路,极大地降低了器件的导通电阻,缓解比导通电阻和耐压的矛盾关系,在相同芯片面积的情况下具有更小的导通电阻。
-
公开(公告)号:CN110233339B
公开(公告)日:2020-05-05
申请号:CN201910485818.X
申请日:2019-06-05
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种低剖面透射阵天线,包括透射阵面、反射阵面、馈源天线和尼龙柱,透射阵面和反射阵面之间通过四个尼龙柱支撑,使得透射阵面和反射阵面之间的距离保持为焦距的三分之一;反射阵面由印制在接地介质板上固定周期排布的金属贴片和印制在介质板另一面上的整片金属地板构成;透射阵面印制在多层介质板上,包含三层金属层,其中上下两层金属层通过金属过孔相连;中间金属层与上下两层金属层不相连;下层金属层为矩形结构的下层金属片阵列,下层金属片作为贴片天线,其极化与馈源天线极化正交。本发明为一种高增益、低剖面,且重量轻、成本低和易于组装的透射阵天线。
-
公开(公告)号:CN110233339A
公开(公告)日:2019-09-13
申请号:CN201910485818.X
申请日:2019-06-05
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种低剖面透射阵天线,包括透射阵面、反射阵面、馈源天线和尼龙柱,透射阵面和反射阵面之间通过四个尼龙柱支撑,使得透射阵面和反射阵面之间的距离保持为焦距的三分之一;反射阵面由印制在接地介质板上固定周期排布的金属贴片和印制在介质板另一面上的整片金属地板构成;透射阵面印制在多层介质板上,包含三层金属层,其中上下两层金属层通过金属过孔相连;中间金属层与上下两层金属层不相连;下层金属层为矩形结构的下层金属片阵列,下层金属片作为贴片天线,其极化与馈源天线极化正交。本发明为一种高增益、低剖面,且重量轻、成本低和易于组装的透射阵天线。
-
公开(公告)号:CN109216352A
公开(公告)日:2019-01-15
申请号:CN201811069367.3
申请日:2018-09-13
Applicant: 电子科技大学
Abstract: 本发明提供一种BCD半导体集成器件,包括13个器件,13个器件共用一个P型衬底和N型外延层,每一部分之间通过伸入至P型衬底的深P-sink层及深P-sink层上方的隔离电极实现器件之间电学隔离,本发明利用低阈值电压MOS管的氧化层介质作为低阈值高压功率LDMOS器件的栅氧化层,低阈值电压MOS管的表面低浓度阱区和设置为LDMOS的阱区,并将栅电极设置在对称轴处引入JFET的方式使得低阈值电压LDMOS电流路径和承受击穿电压的主要PN结不相同,避免器件因低浓度阱区带来的提前穿通问题,因此,本发明利用BCD工艺平台中的低阈值MOS管和LDMOS,实现了工艺完全兼容的低阈值LDMOS,不需要新增任何工艺菜单和掩膜版。
-
公开(公告)号:CN107359195A
公开(公告)日:2017-11-17
申请号:CN201710642237.3
申请日:2017-07-31
Applicant: 电子科技大学
CPC classification number: H01L29/0634 , H01L29/0615 , H01L29/78
Abstract: 本发明提供一种高耐压横向超结器件,交替的第一掺杂类型条与第二掺杂类型条构成超结结构,在第二掺杂类型阱区与第二掺杂类型条、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区,由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构,左右同理,右边存在第一掺杂类型多面耗尽区;减小了边缘区域对器件耐压的影响,维持了电荷平衡,以达到通过消除超结AB点高电场来避免提前击穿,提高器件耐压的目的。因为边缘电压峰值得到了抑制,可在保持高耐压的情况下,通过进一步提高超结条的掺杂浓度,进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。
-
-
-
-
-
-
-
-
-