-
公开(公告)号：CN114640352B
公开(公告)日：2023-05-09
申请号：CN202210310586.6
申请日：2022-03-28
Applicant: 电子科技大学
Abstract: 本发明属于模拟集成电路技术领域，具体为一种基于电流舵和R‑2R电阻混合型的DAC。本发明采用了分段译码的结构，将电流舵的输出和R‑2R电阻网络的输出同时作为电流输出，然后作用在负载电阻Rf上产生输出电压。本发明通过合理的设计使得：混合型DAC的高位部分与温度计码电流舵DAC相同，低位部分与R‑2R梯形电阻型DAC相同。在温度计译码的选择中，为了减少数字电路的面积，进一步采用了分段的结构，大大减少了锁存器和开关的数目，降低了DAC的功耗。本发明解决了传统结构采用二进制编码型电流舵存在非单调且毛刺大的问题，同时解决了R‑2R梯形电阻型DAC速度慢的问题。
-
公开(公告)号：CN114257248B
公开(公告)日：2023-05-09
申请号：CN202111411383.8
申请日：2021-11-25
Applicant: 电子科技大学
Abstract: 本发明属于数字通信集成电路领域，具体涉及一种低翻转率的移位寄存器型串并转换电路。本发明通过改变存储器的连接方式形成多个存储器组MB，同时增加计数器和使能产生逻辑产生存储器组的使能信号，使得串并转换电路总的翻转率从全串联的移位寄存器o(n2)降低为低翻转率串并转换电路的o(nlogn)。本发明中低翻转率串并转换电路随着存储器组数编号的增加，存储器组中的存储器数量以2的幂次增加，但翻转次数以对数速率下降，相比于现有的以为寄存器型的串并转换电路，本发明中的低翻转率串并转换电路最大翻转次数有效降低；可应用于串行输入转并行输出、数据重排、数据分发的逻辑电路。
-
公开(公告)号：CN111309670B
公开(公告)日：2023-05-05
申请号：CN202010099311.3
申请日：2020-02-18
Applicant: 电子科技大学
IPC: G06F15/78 , G06N3/067 , G11C11/412 , H04N25/779
Abstract: 本发明公开了一种CMOS感存算一体电路结构。该电路结构包括：CMOS有源相素单元模块、阈值判定电路模块、存算一体电路模块。所述CMOS有源像素单元模块用于将光信号与电信号进行转换；所述阈值判定电路模块用于对像素单元产生的电信号与阈值进行比较判定；所述存算一体电路模块包括：用于存储阈值比较电路输出结果的SRAM存储模块、用于读取SRAM单元存储数据的模块；用于对存储数据进行计算的模块。相比于现有的存算一体化芯片，本发明再将图像传感技术与存算一体芯片融为一体，能极大地提高对于传感数据的运算速度，且集成度高、结构简单、功耗低。
-
公开(公告)号：CN115876343A
公开(公告)日：2023-03-31
申请号：CN202211456114.8
申请日：2022-11-21
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明涉及一种基于MOSFET感温的时域温度传感器，属于温度传感器领域。该温度传感器包括依次连接的感温单元和频率数字转换器。其中频率数字转换器包括压控振荡器和计数器。该温度传感器通过感温单元感知外界温度，并将物理信号转换为模拟信号，经由压控振荡器将模拟信号转换为频率信号输入所述计数器中，再由计数器读出表征温度信息的数字码值。本发明相比于传统的温度传感器具有功耗低、面积小、结构简单等优点。
-
公开(公告)号：CN111697928B
公开(公告)日：2023-01-31
申请号：CN202010541735.0
申请日：2020-06-15
Applicant: 电子科技大学
IPC: H03F1/26
Abstract: 本发明属于集成电路领域，尤其涉及一种电容耦合斩波放大器。本发明通过将纹波抑制环路与跨导自举技术相结合，纹波消除环路将放大器主通路输出中的纹波转化为电流，反馈回运放Gm1的输出端，形成负反馈从而抑制了纹波，并在结合的过程中将纹波抑制环路中的跨导放大器的电流减小了B倍(B跨导自举技术中电流镜的放大倍数)；一方面提高运放第一级跨导，降低噪声，同时减少了纹波抑制环路中跨导放大器的尾电流，从而降低了功耗。
-
Patent Agency Ranking
公开(公告)号：CN114505105B
公开(公告)日：2022-11-11
申请号：CN202210037583.X
申请日：2022-01-13
Applicant: 电子科技大学
Abstract: 本发明涉及微流控芯片技术领域，尤其涉及一种基于内存计算的微流控芯片。本发明针对现阶段机器学习在微流控技术领域的应用存在“内存墙”瓶颈问题，从硬件架构的角度考虑，通过将内存计算技术与微流控芯片相结合，将微流控模块、传感模块、内存计算模块集成到微流控芯片中，使机器学习原本需要在独立计算单元进行的计算转移至微流控芯片的存储单元中进行，有效提高机器学习对微流控的计算效率，降低系统功耗。
-
公开(公告)号：CN109784483B
公开(公告)日：2022-09-09
申请号：CN201910068644.7
申请日：2019-01-24
Applicant: 电子科技大学
Abstract: 本发明属于神经网络技术领域，涉及一种基于FD‑SOI工艺的二值化卷积神经网络内存内计算加速器。本发明是利用FD‑SOI‑MOSFET的背栅电压对其阈值电压的调整来实现对数据的异或处理。将卷积神经网络的卷积核参数进行“一维化”处理并存储在存储器中，利用FD‑SOI‑MOSFET对卷积核进行异或操作实现卷积核对神经网络的卷积过程。在采用内存内计算的前提下，相比于传统的卷积过程，运用异或操作完成卷积过程在保持高精度的同时，极大地提高了对神经网络的卷积处理速度、节约了神经网络参数的存储空(56)对比文件US 2016049189 A1,2016.02.18US 2010271864 A1,2010.10.28US 2014016400 A1,2014.01.16US 2014016402 A1,2014.01.16WO 2016057973 A1,2016.04.14洪启飞.面向深度学习的FPGA硬件加速平台的研究《.中国优秀硕士学位论文全文数据库 信息科技辑》.2018,(第9期),第I135-287页.KANG M等.An in-memory VLSIarchitecture for convolutional neuralnetwork《.IEEE Journal on Emerging andSelected Topics in Circuits and Systems》.2018,第8卷(第3期),第494-505页.
-
公开(公告)号：CN113052024B
公开(公告)日：2022-08-23
申请号：CN202110270351.4
申请日：2021-03-12
Applicant: 电子科技大学
IPC: G06V10/94 , G06V10/147 , G11C13/00
Abstract: 本发明属于图像传感技术与集成电路技术领域，具体涉及一种基于忆阻器与传感器的感存算一体电路结构。本发明充分利用了忆阻器的存储特性和功能，在实现存储的同时与运算电路结合，参与运算过程，同时将其与作为传感器件的二极管或MOS晶体管相结合，将感存算的功能集成在一个电路结构中。该电路结构可应用于图像识别、图像传感等领域，与传统的存算一体电路相比，该电路将传感、存储和运算三种功能模块集成在单片上，提高了集成度和速度，降低了成本和功耗。
-
公开(公告)号：CN113703508B
公开(公告)日：2022-05-03
申请号：CN202110979177.0
申请日：2021-08-25
Applicant: 电子科技大学
IPC: G05F1/56
Abstract: 本发明属于模拟集成电路技术领域，具体为一种共模电压可调心电信号采集前端电路。本发明在低噪声放大器中砍去了直流反馈环路和纹波抑制环路等模块，通过伪电阻模块独立给该电路结构供给输入共模电压信号VCM，避免了输入与输出之间的环路耦合，既简化了电路结构，又能保证输出共模电压不受输入共模电压控制，实现了高可调性。同时，低通滤波器中的运算放大器的共模负反馈模块输入对管采用无阈值电压的MOS管，以保证心电信号采集架构在较低的输出共模电压值下正常工作，在更大的电压范围内实现输出共模电压可调，应用范围更加广泛。使用该架构处理后的心电信号，可使用工作电压比较低的ADC模块进行处理，从而降低整个系统的功耗。
-
公开(公告)号：CN114401014A
公开(公告)日：2022-04-26
申请号：CN202210001806.7
申请日：2022-01-04
Applicant: 电子科技大学
IPC: H03M9/00
Abstract: 本发明属于数字通信集成电路领域，具体涉及一种低功耗的并串转换电路。本发明将传统并串转换电路拆分为驱动电路和输出电路，采用触发器实现，通过调整触发器的连接方式、使能信号和增加三态门，降低了并行数据在转为串行输出时要经过的触发器数量，减小了数据传递出错的概率，从而降低了并串转换电路的功耗；并且提出将三态门和触发器进一步集成的方式，降低整个集成电路的面积，从功耗和面积两方面提高电路的性能。
-
-
-
-
-
-
-
-
-
Search Results
483
records
(took 0.036 seconds)
