-
公开(公告)号：CN112787739B
公开(公告)日：2022-04-12
申请号：CN201911061003.5
申请日：2019-11-01
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种高精度时间同步方法及系统，涉及时间同步技术领域，本发明发送侧在SMC之前的指定开销位置生成独热标记并以边带方式随数据流传输，根据独热标记在SERDES模块处采集发送时间戳，进行端口号匹配，匹配成功则将发送时间戳赋给PTP报文；接收侧将时间戳的获取位置提前至SERDES模块，实现采集到的时间戳不受PCS层的Deskew处理，FIFO缓存和AM码字的插入和/或删除的影响，从而与现有技术相比，消除了PCS层Deskew处理，FIFO缓存和AM码字的插入和/或删除导致的不确定延时抖动的影响，显著提高了芯片的时间同步精度，满足5G承载网应用需求。
-
公开(公告)号：CN112787739A
公开(公告)日：2021-05-11
申请号：CN201911061003.5
申请日：2019-11-01
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种高精度时间同步方法及系统，涉及时间同步技术领域，本发明发送侧在SMC之前的指定开销位置生成独热标记并以边带方式随数据流传输，根据独热标记在SERDES模块处采集发送时间戳，进行端口号匹配，匹配成功则将发送时间戳赋给PTP报文；接收侧将时间戳的获取位置提前至SERDES模块，实现采集到的时间戳不受PCS层的Deskew处理，FIFO缓存和AM码字的插入和/或删除的影响，从而与现有技术相比，消除了PCS层Deskew处理，FIFO缓存和AM码字的插入和/或删除导致的不确定延时抖动的影响，显著提高了芯片的时间同步精度，满足5G承载网应用需求。
-
公开(公告)号：CN112230710A
公开(公告)日：2021-01-15
申请号：CN202011075755.X
申请日：2020-10-10
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: G06F1/04
Abstract: 本发明涉及时钟计数技术领域，提供了一种对任意时钟频率进行时钟计数的方法和装置。方法包括当原始时钟频率的标准时基为无限循环小数或有限小数时时，输出第一计数时基和第二计数时基构成工作时域计数，使得在计数时间轴上指定工作时域周期内，通过第一计数时基和第二计数时基，累加的计数时间值近似等于原始时钟频率的标准时基累加的原始计数时间值。本发明能够稳定精确地对任意时钟频率，尤其是对时钟周期为无限循环小数的频率进行时钟计数，可灵活地应用在各种频率的工作时钟场景下，降低设计复杂度和成本，为芯片设计带来优势。
-
Patent Agency Ranking
公开(公告)号：CN101692655A
公开(公告)日：2010-04-07
申请号：CN200910180968.6
申请日：2009-10-23
Applicant: 烽火通信科技股份有限公司
IPC: H04L12/56
Abstract: 一种数据帧存储管理装置，涉及数据帧的处理技术，包括入口分片装置、分片写入读出装置和公用存储器的分单元管理装置三部分；入口分片装置将数据流缓存后，将其分片抽取成分片数据并发送给分片写入读出装置；分片写入读出装置根据时序控制电路的时序信号，将分片数据写入存储器，或从存储器中读取分片数据；公用存储器的分单元管理装置控制分片写入读出装置的读写操作。本发明所述的数据帧存储管理装置，将存储器分成若干个基本存储单元，作为存储的基本单位，可基于源端口分配地址，也可共享型分配地址，通过申请一释放的机制来达到地址的独立性使用，采用时序隔离的方法完成数据的写入与读出，避免了读写的冲突，使整个系统的电路实现相对简单。
-
公开(公告)号：CN115150017A
公开(公告)日：2022-10-04
申请号：CN202210755182.8
申请日：2022-06-30
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
Abstract: 本发明涉及5G承载网芯片支持时间同步技术领域，提供了一种PTP报文回传方法和装置。其中所述方法包括：发送模块在检测到第一标识字回传标记已置位，并且正在发送原始PTP报文的第一个字节时，向回传处理模块发送回传完成的指示，同时继续读出报文，完成对原始PTP报文的后续发送处理；回传处理模块还接收由发送模块发送的补偿后的发送时间戳，将补偿后的发送时间戳、原始PTP报文一起写入回传缓存中等待；当回传处理模块收到发送模块发送的回传完成的指示时，回传处理模块将原始PTP报文、补偿后的发送时间戳发送给处理器。本发明缩减了处理器获取同步信息的时间，使得处理器更易于支持大容量、多接口交互实现高精度时间同步和支持PTP频率同步。
-
公开(公告)号：CN114826471A
公开(公告)日：2022-07-29
申请号：CN202210391713.X
申请日：2022-04-14
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: H04J3/06
Abstract: 本发明公开了一种多通道PTP时戳提取方法和系统，方法包括：将各通道的数据写入各自对应的相位纠偏FIFO中，对各个通道分别进行帧定位，在帧定位过程中记录所述各个通道的帧定位信号和比特滑动数据，得到所述各个通道的比特滑动数据的PTP时戳补偿值；选取所述各个通道间的起始通道，从所述起始通道记录所述各个通道的所述帧定位信号到达的顺序，选取最后出现所述帧定位信号对应的通道作为最大延迟通道；提取所述最大延迟通道的PTP时戳值，将所述最大延迟通道的比特滑动数据的PTP时戳补偿值与所述最大延迟通道的PTP时戳值相加，得到所述各个通道的PTP时戳提取值。通过对提取的通道时戳进行相应的定帧比特滑动的时戳补偿，提高通道时戳恢复精度。
-
公开(公告)号：CN103067796B
公开(公告)日：2015-04-29
申请号：CN201310029573.2
申请日：2013-01-25
Applicant: 烽火通信科技股份有限公司
IPC: H04Q11/00
Abstract: 本发明涉及一种在分组光传输系统芯片中防止再生碎帧的方法，包括以下步骤：步骤（1），设定以太网业务数据帧发送缓存的剩余可写空间值参数；步骤（2），检测以太网业务数据帧发送缓存的剩余可写空间值，根据检测结果控制将以太网业务数据以整帧内容写入以太网业务数据帧发送缓存；或根据设定的以太网业务数据帧发送缓存的剩余可写空间值参数控制写入以太网业务数据帧发送缓存中数据帧内容的长度。本发明所述的在分组光传输系统芯片中防止再生碎帧的方法，能够防止P-OTS芯片中以太网业务发送侧引入再生碎帧的问题，从而有效的利用系统带宽，并增加了整个系统设备的性能及系统稳定性。
-
公开(公告)号：CN103067796A
公开(公告)日：2013-04-24
申请号：CN201310029573.2
申请日：2013-01-25
Applicant: 烽火通信科技股份有限公司
IPC: H04Q11/00
Abstract: 本发明涉及一种在分组光传输系统芯片中防止再生碎帧的方法，包括以下步骤：步骤（1），设定以太网业务数据帧发送缓存的剩余可写空间值参数；步骤（2），检测以太网业务数据帧发送缓存的剩余可写空间值，根据检测结果控制将以太网业务数据以整帧内容写入以太网业务数据帧发送缓存；或根据设定的以太网业务数据帧发送缓存的剩余可写空间值参数控制写入以太网业务数据帧发送缓存中数据帧内容的长度。本发明所述的在分组光传输系统芯片中防止再生碎帧的方法，能够防止P-OTS芯片中以太网业务发送侧引入再生碎帧的问题，从而有效的利用系统带宽，并增加了整个系统设备的性能及系统稳定性。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.026 seconds)
