一种DDR控制器及请求调度方法

    公开(公告)号:CN103198856B

    公开(公告)日:2016-04-13

    申请号:CN201310096014.3

    申请日:2013-03-22

    Inventor: 王颖伟 冯波 张睿

    Abstract: 本发明涉及一种DDR控制器及请求调度方法,该控制器包括:AHB接口适配模块(10),若干客户请求发送模块(11),客户接口模块(12),端口调度模块(13),BANK调度模块(14),解释模块(15),PUB_PHY适配模块(16),DDR2/3PHY模块(17),DDR2/3器件(18),接口数据缓存模块(19),数据处理模块(20),微机口配置模块(21),时钟管理模块(22)。本发明所述的DDR控制器及请求调度方法,应用于高速通信系统传输芯片设计中数据的存储及转发,相比较传统控制器,采用基于DRAM结构特性的请求调度,大大降低请求的延迟,提高传输时数据总线的利用率,相同配置下可以得到更大总线带宽。

    用于网络类核心芯片技术开发的通用验证平台及方法

    公开(公告)号:CN105162658A

    公开(公告)日:2015-12-16

    申请号:CN201510581469.3

    申请日:2015-09-11

    CPC classification number: H04L43/50 H04B10/0731

    Abstract: 本发明公开了一种用于网络类核心芯片技术开发的通用验证平台及方法,涉及网络类核心芯片技术领域。该平台包括电源模块、CPU模块、FPGA模块、时钟模块、PLL模块、DDS模块、交叉模块、FPGA模块、背板信号连接器、光模块和RJ45连接器;所述CPU模块分别通过时钟模块、PLL模块、DDS模块、交叉模块与FPGA模块相连,FPGA模块与RJ45连接器相连;所述交叉模块分别与背板信号连接器、光模块相连。光模块包括SFP光模块连接器和XFP光模块连接器;背板信号连接器包括兼容的高速连接器和低速连接器;RJ45连接器包括2个RJ45接口。本发明能够通过通用的验证平台对多类芯片进行验证,使用成本较低,资源利用比较合理。

    一种基于deltasigma原理的时钟调整系统及方法

    公开(公告)号:CN104702365A

    公开(公告)日:2015-06-10

    申请号:CN201510102078.9

    申请日:2015-03-09

    Abstract: 一种基于delta sigma原理的时钟调整系统及方法,涉及通信技术领域,该系统包括业务平滑模块、时钟提取模块、DDS控制模块,所述业务平滑模块,用于对时间周期内进入双端口RAM的数据统计信息进行求均值处理,得到该时间周期内的均值信息;所述双端口RAM包括同步缓存RAM和异步缓存RAM;时钟提取模块,根据所述均值信息,产生时钟调整信息;DDS控制模块,用于将所述时钟调整信息转换成DDS的控制信息,实现对DDS输出时钟的调整。本发明能够避免时钟瞬间波动剧烈和时钟长期漂移,解决了数据业务丢失和时钟性能指标低下的问题。

    OTN系列芯片软件工具包架构的实现方法及装置

    公开(公告)号:CN103559028A

    公开(公告)日:2014-02-05

    申请号:CN201310506495.0

    申请日:2013-10-24

    Abstract: 本发明公开了一种OTN系列芯片软件工具包架构的实现方法及装置,涉及软件开发领域,该方法为:将模块的寄存器类型细化为按照告警只读类、状态只读类、计数只读类、配置读写类和间址读写类顺序编排的头文件,每个寄存器按G.709规范形成相关拆分域,建立各分类的软件配置文件表和对应的功能标志,形成统一操作接口;根据头文件得到重用化抽象结构,并进行实例化;根据OTN芯片的业务映射路径建立对应的映射路径链表,将映射链表中的节点逐一指向映射路径的模块。本发明能提供模块接口的统一操作、相同或类似模块的SDK重用以及基于模块重用的建立OTN系列芯片的映射结构,为二次应用开发提供简单方便的软件架构基础。

    一种数字锁存电路及光模块
    15.
    发明公开

    公开(公告)号:CN120017045A

    公开(公告)日:2025-05-16

    申请号:CN202510077773.8

    申请日:2025-01-17

    Inventor: 余长亮 冯波 柴焦

    Abstract: 本发明公开了一种数字锁存电路及光模块,涉及光通信技术领域,所述数字锁存电路包括:信号发生器、逻辑运算器和数字锁存器,信号发生器用于根据外部复位信号输出第一延时复位信号、第二延时复位信号以及归零信号;逻辑运算器用于将外部输入信号与第一延时复位信号进行预设逻辑运算后输出;数字锁存器用于根据归零信号对其输出端进行归零复位,并用于在第二延时复位信号的有效时段内,若逻辑运算器的输出信号出现高/低电平脉冲,将高/低电平锁存至其输出端,否则,将低/高电平锁存至其输出端。本发明实现先对输出信号进行快速归零再对输入信号进行快速响应和锁定,有效地解决了50G PON OLT所面临的高速突发响应控制电路的技术难题。

    OTN分组交换系统中SAR接收队列缓存的控制装置及方法

    公开(公告)号:CN103873384B

    公开(公告)日:2017-01-11

    申请号:CN201410047736.4

    申请日:2014-02-11

    Abstract: 本发明公开了一种OTN分组交换系统中SAR接收队列缓存的控制装置及方法,涉及通信领域,该控制装置位于OTN分组交换系统的重组模块中,控制装置包括分别与OTN分组交换系统中的包交换模块相连的包延迟流控模块和硬件数据流控模块,包延迟流控模块包括硬件包延迟流控时间寄存器Pdv_time、硬件包延迟流控请求寄存器Pdv_req,硬件数据流控模块包括硬件数据流控使能寄存器ILK_EN、硬件启动流控水线寄存器ILK_START、硬件关闭流控水线寄存器ILK_END。本发明能有效稳定SAR接收队列缓存容量变化范围,降低芯片设计成本;在重组端有效还原切片模块的输出包络,降低对下级缓存的冲击,保证整个分组交换系统的稳定性。

    OTN系列芯片软件工具包架构的实现方法及装置

    公开(公告)号:CN103559028B

    公开(公告)日:2016-08-24

    申请号:CN201310506495.0

    申请日:2013-10-24

    Abstract: 本发明公开了一种OTN系列芯片软件工具包架构的实现方法及装置,涉及软件开发领域,该方法为:将模块的寄存器类型细化为按照告警只读类、状态只读类、计数只读类、配置读写类和间址读写类顺序编排的头文件,每个寄存器按G.709规范形成相关拆分域,建立各分类的软件配置文件表和对应的功能标志,形成统一操作接口;根据头文件得到重用化抽象结构,并进行实例化;根据OTN芯片的业务映射路径建立对应的映射路径链表,将映射链表中的节点逐一指向映射路径的模块。本发明能提供模块接口的统一操作、相同或类似模块的SDK重用以及基于模块重用的建立OTN系列芯片的映射结构,为二次应用开发提供简单方便的软件架构基础。

Patent Agency Ranking