-
公开(公告)号：CN104363141B
公开(公告)日：2017-12-12
申请号：CN201410687270.4
申请日：2014-11-25
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/26
Abstract: 本发明公开一种基于处理器系统的现场可编程门阵列(FPGA)验证方法及系统。上述方法包括以下步骤：监控模块根据配置的待监控的协议特征字，监控特征协议的处理情况，若监控到所述特征协议的处理发生错误时，所述监控模块锁定出现错误的处理器的当前状态，在向量表中标记出现错误的处理器对应的向量位置，并发送错误报告信息至接口模块；所述接口模块根据接收的所述错误报告信息，获取并输出出现错误的处理器的协议处理内容以供分析。本发明公开的基于处理器系统的FPGA验证方法及系统，能够解决现有技术中处理器系统的FPGA验证难以有效调试及定位故障的问题。
-
公开(公告)号：CN103413003B
公开(公告)日：2016-07-06
申请号：CN201310367038.8
申请日：2013-08-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
CPC classification number: G06F15/16
Abstract: 本法公开了一种序列传输、接收装置及方法，所述序列传输装置包括：通道标识ID生成器和序列集成器，其中：所述通道ID生成器，用于在互连节点的链路初始化阶段，为每个传输通道生成物理ID；所述序列集成器，用于将每个传输通道的物理ID集成在相应传输通道的检测序列中，通过相应传输通道将检测序列传输给接收节点。本发明采用传输通道的物理ID生成、传输、分析的方法，并实现物理ID和核心逻辑ID自动映射，弥补了手动优化逻辑通道与物理通道映射关系复杂的不足，大大降低了因多通道乱序布线带来的串行数据多通道传输处理逻辑设计和调试的复杂度，有效提高了芯片逻辑设计和验证调试的效率。
-
公开(公告)号：CN105279048A
公开(公告)日：2016-01-27
申请号：CN201510866695.6
申请日：2015-12-01
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明公开了一种数据恢复方法及装置，该方法包括：如果由指定区域读取到的指定数据存在错误，则读取预先将原始数据存储至指定区域时对该原始数据的指定位进行异或得到的原异或信息、按照指定算法对该原始数据进行计算得到的原校验码及该原始数据在具有与原校验码一致的校验码的全部数据中所处位置的原位置信息；生成与原异或信息对应的N个初选数据，并按照指定算法计算每个初选数据的目标校验码；确定与原校验码一致的目标校验码对应的初选数据为终选数据，并确定终选数据在具有与原校验码一致的校验码的全部数据中所处的位置为目标位置信息；确定与原位置信息一致的目标位置信息对应的终选数据为原始数据，从而保证了数据的可靠性。
-
公开(公告)号：CN105183998A
公开(公告)日：2015-12-23
申请号：CN201510587098.X
申请日：2015-09-15
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种周期信号的仿真方法与系统，获取一个周期的各时刻的节点信息，并存储为历史周期信息，获取通过仿真得到的当前时刻的节点数值及当前时刻之前的两个时刻的节点数值，将当前时刻的节点与当前时刻之前的两个时刻的节点作为三个起始时刻节点，在存储的所述历史周期信息中匹配与三个起始时刻节点信息对应的连续三个历史时刻节点，利用所述历史周期信息与所述三个起始时刻节点信息根据差值拟合算法计算下一时刻节点的数值，利用此数值进行解方程组直到右端项收敛得到此时刻真实值，并利用新的时刻的节点数值根据插值拟合算法计算后续周期的节点数值，可以准确地对电路的周期信号值进行仿真计算。
-
公开(公告)号：CN105005645A
公开(公告)日：2015-10-28
申请号：CN201510373574.8
申请日：2015-06-30
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种覆盖率的统计方法及装置，所述方法包括：在代码中分别为代码中的每个待覆盖点添加用于检测待覆盖点的覆盖情况的检测逻辑以及用于保存检测结果的寄存器；在代码开始执行后，检测逻辑检测对应的待覆盖点的覆盖情况，在检测到对应的待覆盖点被覆盖时，记录到对应的寄存器中，直到代码执行完毕；分别读取每个待覆盖点对应的寄存器的寄存器值，对读取的寄存器值进行统计分析，生成代码的覆盖结果。本发明在保证芯片的结构和功能实现的前提下，添加的检测逻辑和寄存器使覆盖率的统计，不再依赖于代码版本的稳定，对代码版本的变动不再敏感，可以灵活的应用于代码设计的初期和中期阶段，使验证工作尽早地高效开展。
-
Patent Agency Ranking
公开(公告)号：CN102821043B
公开(公告)日：2015-06-17
申请号：CN201210264423.5
申请日：2012-07-27
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L1/16
CPC classification number: H04L47/263
Abstract: 一种控制方法和装置，该方法包括，链路层在接收方向收到错误报文时，对发送端返回NACK报文，并发起重传，中间层触发重传计数器的值加1；当同一报文重传次数小于等于预设的重传次数值时，触发所述重传计数器复位；当同一报文的重传次数大于预设的所述重传次数值时，触发底层的物理层复位。上述技术方案有效保证了数据传输的稳定性与可靠性，同时也实现了系统资源的可靠有效利用，在高端服务器系统中具有极高的应用价值。
-
公开(公告)号：CN104363141A
公开(公告)日：2015-02-18
申请号：CN201410687270.4
申请日：2014-11-25
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/26
Abstract: 本发明公开一种基于处理器系统的现场可编程门阵列(FPGA)验证方法及系统。上述方法包括以下步骤：监控模块根据配置的待监控的协议特征字，监控特征协议的处理情况，若监控到所述特征协议的处理发生错误时，所述监控模块锁定出现错误的处理器的当前状态，在向量表中标记出现错误的处理器对应的向量位置，并发送错误报告信息至接口模块；所述接口模块根据接收的所述错误报告信息，获取并输出出现错误的处理器的协议处理内容以供分析。本发明公开的基于处理器系统的FPGA验证方法及系统，能够解决现有技术中处理器系统的FPGA验证难以有效调试及定位故障的问题。
-
公开(公告)号：CN104331352A
公开(公告)日：2015-02-04
申请号：CN201410663826.6
申请日：2014-11-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/22
Abstract: 本发明提供一种高速缓存(cache)一致性芯片地址带外读取检测方法及系统。上述方法包括以下步骤：配置读取模块将配置信息传送至逻辑检测存储模块；所述逻辑检测存储模块根据所述配置信息记录报文信息；当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息。本发明提供的cache一致性芯片地址带外读取检测方法及装置，具有配置灵活、存储资源占用量少、可读性强、操作方便的特点。
-
公开(公告)号：CN104123253A
公开(公告)日：2014-10-29
申请号：CN201410363753.9
申请日：2014-07-28
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F13/28
Abstract: 本发明公开了一种实现待验证芯片互联的方法和装置，包括根据芯片间通信的信息的格式，分析通过PLI接口获得的多个信号中的信息，得到分析结果；根据预先设定的配置信息，在通过PLI接口获得的多个信号中注入延时和错误，并通过PLI接口发送经注入处理后的信号；根据分析结果和注入延时和错误的相关信息，生成日志信息。通过本发明提供的技术方案，有效提高了分析芯片间信号的能力、以及在芯片间信号中注入延时和错误的能力，从而提高了多芯片系统的验证的效率和效果，很好地满足多芯片系统验证中实现待验证芯片互联的需求。
-
公开(公告)号：CN103714027A
公开(公告)日：2014-04-09
申请号：CN201410012698.9
申请日：2014-01-10
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F13/30
Abstract: 一种直接内存存取DMA控制器的数据传输方法及装置，当多个所述系统到设备DMA引擎通过仲裁机制向系统发送请求读命令时，系统将待发送给设备的第一报文或读操作命令发送到接收报文分配模块，所述接收报文分配模块解析所述第一报文或读操作命令的请求标识符，根据该请求标识将所述第一报文或读操作命令分发到相应的系统到设备DMA引擎；多个设备到系统DMA引擎通过仲裁机制向系统发送请求写命令，系统将写操作命令发送到接收报文分配模块，再传送到设备到系统DMA引擎，然后设备到系统DMA引擎通过仲裁机制发送所述第二报文给系统。采用多组并行DMA引擎同时工作，可以显著提高DMA设备接收和发送数据的效率，提升系统性能。
-
-
-
-
-
-
-
-
-
Search Results
141
records
(took 0.045 seconds)
