公开(公告)号：CN113474981A

公开(公告)日：2021-10-01

申请号：CN201980092895.7

申请日：2019-12-05

Applicant: 株式会社日立制作所

Inventor： 三好智之 ,  古川智康 ,  竹内悠次郎 ,  铃木弘 ,  白石正树

IPC: H02M1/08 ,  H02M7/5387 ,  H03K17/14 ,  H03K17/16 ,  H01L29/739 ,  H01L29/78

Abstract: 为了提供一种能够实现低损失的性能和相对于温度、通电条件稳定的dvCE/dt的开关的半导体器件，半导体器件包括具有第1栅极端子和第2栅极端子的双栅极IGBT，第1栅极端子在双栅极IGBT从非导通状态向导通状态转移时，比第2栅极端子提前第1规定时间地被施加阈值电压以上的电压，第2栅极端子在双栅极IGBT从导通状态向非导通状态转移时，比第1栅极端子提前第2规定时间地被施加小于阈值电压的电压，第1规定时间和第2规定时间被可变地控制，以使得从非导通状态向导通状态转移时和从导通状态向非导通状态转移时产生的双栅极IGBT的集电极发射极间电压的随时间的变化大致一定。

公开(公告)号：CN102891172A

公开(公告)日：2013-01-23

申请号：CN201210247689.9

申请日：2012-07-17

Applicant: 株式会社日立制作所

Inventor： 渡边聪 ,  白石正树 ,  铃木弘 ,  森睦宏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66348

Abstract: 本发明提供一种低损失、高耐压、输出电压的dV/dt的控制容易且容易制造的IGBT。其具备：第一导电型的第一半导体层；第一半导体层的表面上的第二导电型的第二半导体层；形成在第一半导体层的表面上的沟槽；第一半导体层的表面上的半导体凸部；形成在半导体凸部的表面上的第三半导体层；第三半导体层的表面上的第四半导体层；沿着沟槽的内壁设置的栅极绝缘层；沿着沟槽的内壁设置的第一层间绝缘层；隔着栅极绝缘层而与第四半导体层对置的第一导电层；第一眉间绝缘层的第二导电层；覆盖第二导电层的表面的第二层间绝缘层；形成在第三半导体层与第四半导体层的表面上且与所述第四半导体层电连接的第三导电层；将第三导电层和第三半导体层连接的触点部；形成在第二半导体层的表面上的第四导电层，半导体凸部的表面的一部分为第一半导体层。