-
公开(公告)号：CN111725307A
公开(公告)日：2020-09-29
申请号：CN201910584739.4
申请日：2019-07-01
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/167 , H01L29/06
Abstract: 实施方式提供的断开损失得以降低的半导体装置具备：第1及第2电极；第1及第2栅极电极；具有第1及第2面的半导体层，该半导体层具有：第1导电型的第1半导体区域，具有：第1部分；与第1部分相比载流子浓度高的第2部分；及与第2部分相比载流子浓度低的第3部分第2导电型的第2半导体区域，设置于第1半导体区域与第1面之间，与第1栅极电极对置；第1导电型的第3半导体区域，设置于第2半导体区域与第1面之间，与第1电极接触；第2导电型的第4半导体区域，设置于第1半导体区域与第2面之间，一部分与第2栅极电极对置，与第2电极接触；及第1导电型的第5半导体区域，设置于第4半导体区域与第2面之间，与第2电极接触。
-
公开(公告)号：CN110931551A
公开(公告)日：2020-03-27
申请号：CN201910018752.3
申请日：2019-01-09
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/423 , H01L29/739 , H03K17/567
Abstract: 实施方式的半导体电路具有半导体装置与其控制电路。半导体装置包括具有第一面与第二面的半导体层、第一导电型的第一半导体区域与第二导电型的第二半导体区域、第一导电型的第三半导体区域、第一沟槽、第一栅极电极、第一栅极绝缘膜、第二沟槽、第二栅极电极、第二栅极绝缘膜、在半导体层之中与第一栅极绝缘膜接触且与第二栅极绝缘膜分离的第二导电型的第四半导体区域、第一电极、第二电极、与第一栅极电极电连接的第一栅极电极焊盘、以及与第二栅极电极电连接的第二栅极电极焊盘。控制电路在使第一栅极电压从接通电压变化为关断电压之前，使第二栅极电压从第一电压变化为第二电压，第二电压是负电压。
-
公开(公告)号：CN111725309B
公开(公告)日：2024-10-18
申请号：CN201911413071.3
申请日：2019-12-31
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L21/335 , H01L29/06
Abstract: 一种半导体装置及其控制方法，能够降低导通电阻以及开关损失的双方。半导体装置具备半导体部、第一电极、第一～第三控制电极、第二电极。上述半导体部位于上述第一电极与上述第二电极之间。上述第一～第三控制电极分别设置在上述第一电极与上述半导体部之间，被从上述半导体部以及上述第一电极电绝缘，分别独立地被施加偏压。上述半导体部还包含第一导电型的第一层、第二导电型的第二层、第一导电型的第三层、第二导电型的第四层。第二层选择性地设置在上述第一层与上述第一电极之间。第三层选择性地设置在上述第二层与上述第一电极之间。第四层设置在上述第一层与上述第二电极之间。第二层配置成隔着绝缘膜而与上述第一～第三控制电极面对。
-
公开(公告)号：CN116741798A
公开(公告)日：2023-09-12
申请号：CN202210960718.X
申请日：2022-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/41 , H01L29/739
Abstract: 实施方式提供一种能够控制末端区域的击穿电压以及骤回特性的半导体装置。实施方式的半导体装置具备半导体部、第一电极、第一控制电极、至少一个第二控制电极以及控制焊盘。半导体部具有活性区域和末端区域。第一电极设于半导体部的表面上，且位于活性区域上。第一控制电极设于半导体部的活性区域，隔着第一绝缘膜与半导体部相对。第二控制电极隔着第二绝缘膜设于半导体部的末端区域上，以包围第一电极的方式配置。控制焊盘在半导体部的表面上与第一电极分离地设置，并与第二控制电极电连接。半导体部包括从活性区域向末端区域延伸的第一半导体层，第二控制电极隔着第二绝缘膜与第一半导体层的一部分相对。
-
公开(公告)号：CN111725309A
公开(公告)日：2020-09-29
申请号：CN201911413071.3
申请日：2019-12-31
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L21/335 , H01L29/06
Abstract: 一种半导体装置及其控制方法，能够降低导通电阻以及开关损失的双方。半导体装置具备半导体部、第一电极、第一～第三控制电极、第二电极。上述半导体部位于上述第一电极与上述第二电极之间。上述第一～第三控制电极分别设置在上述第一电极与上述半导体部之间，被从上述半导体部以及上述第一电极电绝缘，分别独立地被施加偏压。上述半导体部还包含第一导电型的第一层、第二导电型的第二层、第一导电型的第三层、第二导电型的第四层。第二层选择性地设置在上述第一层与上述第一电极之间。第三层选择性地设置在上述第二层与上述第一电极之间。第四层设置在上述第一层与上述第二电极之间。第二层配置成隔着绝缘膜而与上述第一～第三控制电极面对。
-
Patent Agency Ranking
公开(公告)号：CN110931554A
公开(公告)日：2020-03-27
申请号：CN201910022474.9
申请日：2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 半导体装置具备：半导体部，包括第1导电型的第1半导体层、设置在所述第1半导体层上的第2导电型的第2半导体层、在所述第2半导体层上排列配置的第1导电型的第3半导体层及第2导电型的第4半导体层。半导体装置还具备设置在所述半导体部中且在与所述第1半导体层与所述第2半导体层的层叠方向正交的第1方向上交替地配置的第1控制电极及第2控制电极。所述第1控制电极隔着第1绝缘膜而与所述第2半导体层相对，所述第2控制电极隔着第2绝缘膜而与所述第2半导体层相对。所述第1控制电极及第2控制电极具有位于所述第1半导体层中的下端，所述第1控制电极与第3绝缘膜的一面接触，所述第2控制电极与第3绝缘膜的另一面接触。
-
公开(公告)号：CN114203811B
公开(公告)日：2025-02-07
申请号：CN202110207897.5
申请日：2021-02-24
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置及其控制方法。半导体装置具备第一导电型的第一半导体层、设置在第一半导体层上的第二导电型的第二半导体层、选择性地设置在第二半导体层上的第一导电型的第三半导体层、选择性地设置在第二半导体层上并与第三半导体层并排的第二导电型的第四半导体层及第二导电型的第五半导体层。第一半导体层位于第二半导体层与第五半导体层之间。第四半导体层在与第二半导体层的上表面平行的平面内，第四半导体层的面积具有比第三半导体层的面积大的面积。半导体装置还具备：控制电极，设置在从第三半导体层的上表面至第一半导体层中的深度的沟道的内部；第一电极，与第三半导体层电连接；及第二电极，与第四半导体层电连接。
-
公开(公告)号：CN110931554B
公开(公告)日：2023-12-01
申请号：CN201910022474.9
申请日：2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 半导体装置具备：半导体部，包括第1导电型的第1半导体层、设置在所述第1半导体层上的第2导电型的第2半导体层、在所述第2半导体层上排列配置的第1导电型的第3半导体层及第2导电型的第4半导体层。半导体装置还具备设置在所述半导体部中且在与所述第1半导体层与所述第2半导体层的层叠方向正交的第1方向上交替地配置的第1控制电极及第2控制电极。所述第1控制电极隔着第1绝缘膜而与所述第2半导体层相对，所述第2控制电极隔着第2绝缘膜而与所述第2半导体层相对。所述第1控制电极及第2控制电极具有位于所述第1半导体层中的下端，所述第1控制电极与第3绝缘膜的一面接触，所述第2控制电极与第3绝缘膜的另一面接触。
-
公开(公告)号：CN110931555B
公开(公告)日：2023-11-03
申请号：CN201910022530.9
申请日：2019-01-10
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06 , H01L29/36
Abstract: 半导体装置具备：半导体部，包括第一导电型的第一半导体层；第一电极，设在半导体部表面上；第二电极，设在半导体部背面上；多个控制电极，设在半导体部中，在从第一电极朝第二电极的方向上延伸；及绝缘膜，使多个控制电极与半导体部电绝缘；半导体部包括：第二导电型的第二半导体层，位于邻接的两个控制电极间，且设在第一电极与第一半导体层之间；第一导电型的第三半导体层，设在第一电极与第二半导体层之间；第二导电型的第四半导体层，设在邻接的另外两个控制电极间，且设在第一电极与第一半导体层间；第二导电型的第五半导体层，设在第一电极与第四半导体层之间；及第六半导体层，设在第四与第五半导体层之间，包含第一导电型杂质。
-
公开(公告)号：CN114203812A
公开(公告)日：2022-03-18
申请号：CN202110226708.9
申请日：2021-03-01
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06
Abstract: 实施方式的半导体装置具备：第一电极；第二电极；第一导电型的第一半导体层；第二导电型的第二半导体层；第一导电型的第三半导体层；第二导电型的第四半导体层；第二导电型的第五半导体层；第一及第二控制电极。第一半导体层设置于第一电极与第二电极之间。第二半导体层设置于第一半导体层与第二电极之间。第三半导体层选择性地设置于第二半导体层与第二电极之间。第四半导体层设置于第一半导体层与第一电极之间。在沿着第一半导体层与第二半导体层之间的边界排列的第一及第二控制电极之间第五半导体层包含：第一部分，设置于第一半导体层中；及第二部分，设置于第一半导体层与第二半导体层之间。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.042 seconds)
