公开(公告)号：CN103022088A

公开(公告)日：2013-04-03

申请号：CN201210163951.1

申请日：2012-05-24

Applicant: 株式会社东芝

Inventor： 松田志津江 ,  佐藤慎吾 ,  斋藤涉

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种具有沟道结构体的半导体装置及其制造方法。根据一个实施方式，半导体装置设置有沟道结构体和第2半导体层。沟道结构体在具有器件部和器件终端部的第1导电型的第1半导体层的、器件终端部表面设置有槽，埋设绝缘膜以覆盖槽。第2半导体层具有第2导电型，设置在第1半导体层表面，与槽的至少器件部侧相接，深度比槽浅。绝缘物与器件的表面保护膜是相同的材质。

公开(公告)号：CN102376764A

公开(公告)日：2012-03-14

申请号：CN201110051945.2

申请日：2011-03-03

Applicant: 株式会社东芝

Inventor： 佐藤慎吾 ,  篠原仁 ,  河村圭子

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/7825 ,  H01L29/0623 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0886 ,  H01L29/4175 ,  H01L29/4236 ,  H01L29/66704 ,  H01L29/7393 ,  H01L29/782

Abstract: 半导体装置及制造方法，具备：第一导电型第一半导体区，具有包括第一主面的第一部分和在与该主面正交的第一方向延伸的第二部分；第一导电型第二半导体区，具有在第一部分一侧设成比第二部分沿第一方向的长度短的第三部分和邻接第二部分且向第一方向延伸的第四部分；第二导电型第三半导体区，具有在第三部分的一侧设成比第四部分沿第一方向的长度短的第五部分和邻接第四部分且向第一方向延伸的第六部分；第一导电型第四半导体区，第五部分上设成邻接第六部分；栅区，设于在与第一方向正交的方向且第二、三和四半导体区形成的沟道内；栅绝缘膜，设于沟道内壁和栅区之间；第二导电型电场缓和区，设于第三和第五部分之间，杂质浓度低于第三半导体区。