公开(公告)号：CN1489037A

公开(公告)日：2004-04-14

申请号：CN03155423.7

申请日：2003-09-05

Applicant: 株式会社东芝

Inventor： 安田心一 ,  藤田忍

IPC: G06F7/58

CPC classification number: G06F7/588

Abstract: 一个随机数生成器，包括一个计数器电路，被配置为通过一个时钟输入端向其输入一个时钟信号，以及通过一个计数启用端向其输入一个随机信号，并且被配置为提供一个关于随机信号的跃迁的时钟信号计数值；还包括一个第一闩锁电路，被配置为锁住关于随机信号跃迁的计数值，并被配置为提供一个第一随机数信号。

公开(公告)号：CN106796815A

公开(公告)日：2017-05-31

申请号：CN201580046348.7

申请日：2015-06-30

Applicant: 株式会社东芝

Inventor： 高谷聪 ,  野口纮希 ,  藤田忍

IPC: G11C11/15 ,  G11C13/00

Abstract: 实施方式的非易失性半导体存储器具备：写入电路(13a－0)，生成使存储器单元(MC)从第1电阻值变化为第2电阻值的写入电流(Iw(t))；第1电流生成电路(T11(y1))，根据在存储器单元(MC)中流过的写入电流(Iw(t))，生成第1电流(Iw'(t))；第2电流生成电路(T13(y3))，根据在存储器单元(MC)中流过的写入电流(Iw(t))，生成第2电流(Iw'(t)×α)；保持电路(22)，保持根据存储器单元(MC)是第1电阻值时的第2电流(Iw'(t)×α)生成的第1值；以及比较器(23)，比较根据存储器单元(MC)从第1电阻值变化为第2电阻值的过程中的第1电流(Iw'(t))生成的第2值和第1值。

公开(公告)号：CN102903385A

公开(公告)日：2013-01-30

申请号：CN201210141293.6

申请日：2012-05-09

Applicant: 株式会社东芝

Inventor： 藤田忍 ,  安部恵子

IPC: G11C11/413 ,  G11C11/15

CPC classification number: G11C14/0054 ,  G11C11/16 ,  G11C14/0081

Abstract: 本公开涉及半导体集成电路和处理器。在一种实施例中，本发明公开了一种半导体集成电路，该半导体集成电路包括：第一逆变器；第二逆变器；第一晶体管，其中第一晶体管的一端与第一位线连接，以及第一晶体管的另一端与第一逆变器的第一输入端子连接；第一元件组，包含第二晶体管，其中第一元件组的一端与第一逆变器的第一输出端连接，以及第一元件组的另一端与第二位线连接；以及第二元件组，包含第三晶体管以及其磁阻可变的磁阻元件，其中第二元件组的一端与第一逆变器及第二逆变器连接，以及第二元件组的另一端与第一端子连接。

公开(公告)号：CN100414839C

公开(公告)日：2008-08-27

申请号：CN200410095101.8

申请日：2004-09-24

Applicant: 株式会社东芝

Inventor： 藤田忍

IPC: H03K19/173

CPC classification number: H03K19/17748 ,  G11C16/02 ,  G11C16/10 ,  H03K3/45 ,  H03K19/17728 ,  H03K19/1776 ,  H03K19/1778

Abstract: 本发明提供一种控制电路，该控制电路包括：由第1和第2“非”型逻辑电路68a、68b构成的双稳态多谐振荡电路；与第1“非”型逻辑电路68a的输出和第2“非”型逻辑电路68b的输入之间的第1布线连接，连接在第1布线的端子间的电阻值根据写入信号而变化的第1存储器件64a；与第1“非”型逻辑电路68a的输入和第2“非”型逻辑电路68b的输出之间的第2布线连接，连接在第2布线连接的端子间的电阻值根据写入信号而变化的第2存储器件64b。能使存储器阵列的写入或者读出的电路小型化，缩短逻辑电路再构成时间。

公开(公告)号：CN100405613C

公开(公告)日：2008-07-23

申请号：CN200410099718.7

申请日：2004-12-03

Applicant: 株式会社东芝

Inventor： 大场竜二 ,  藤田忍

IPC: H01L29/78 ,  G06F7/58 ,  H03K3/315 ,  H03K3/84

CPC classification number: G06F7/588

Abstract: 本发明提供一种随机数生成元件，利用了物理现象中的随机噪声，不使用放大电路，也能实现1Mbit/s以上的随机数生成速率。在沟道上设置导电性微粒，所述导电性微粒可与在半导体表面之间通过非常薄的隧道绝缘膜进行电子的充放电，使沟道宽度W变窄，并且增大导电性微粒的面密度Ddot，并且减小沟道与导电性微粒间的隧道电阻。例如，在将膜厚0.8nm的硅氮化膜设为隧道绝缘膜的体基板上的元件的情况下，若按1.7×1012cm-2的面密度形成沟道宽度W＝0.1μm、平均粒径d＝8nm的Si微晶粒群，就能够有0.1%的1MHz的噪声分量。

公开(公告)号：CN1645626A

公开(公告)日：2005-07-27

申请号：CN200410099718.7

申请日：2004-12-03

Applicant: 株式会社东芝

Inventor： 大场竜二 ,  藤田忍

IPC: H01L29/78 ,  G06F7/58 ,  H03K3/315 ,  H03K3/84

CPC classification number: G06F7/588

Abstract: 提供一种随机数生成元件，利用了物理现象中的随机噪声，不使用放大电路，也能实现1Mbit/s以上的随机数生成速率。在沟道上设置导电性微粒，所述导电性微粒可与在半导体表面之间通过非常薄的隧道绝缘膜进行电子的充放电，使沟道宽度W变窄，并且增大导电性微粒的面密度Ddot，并且减小沟道与导电性微粒间的隧道电阻。例如，在将膜厚0.8nm的硅氮化膜设为隧道绝缘膜的体基板上的元件的情况下，若按1.7×1012cm－2的面密度形成沟道宽度W＝0.1μm、平均粒径d＝8nm的Si微晶粒群，就能够有0.1％的1MHz的噪声分量。