公开(公告)号：CN1309351A

公开(公告)日：2001-08-22

申请号：CN01103000.3

申请日：2001-02-14

Applicant: 株式会社东芝

Inventor： 桥本干生 ,  寺本圭一 ,  齐藤健 ,  白川健治 ,  藤本谦作

IPC: G06F9/48 ,  H04L9/00

CPC classification number: G06F21/10 ,  G06F21/123 ,  G06F21/72 ,  G06F2221/0797

Abstract: 在多任务环境下,抗干预微处理器保存一个其执行被中断的程序的上下文信息,其中该上下文信息含有指明该程序的执行状态和该程序的执行码密钥的信息。通过从保存的上下文信息恢复该程序的执行状态,可以重新启动该程序的执行。利用微处理器的公开密钥可以将此上下文信息加密,然后利用微处理器的秘密密钥进行解密。

公开(公告)号：CN1291032A

公开(公告)日：2001-04-11

申请号：CN00131900.0

申请日：2000-09-20

Applicant: 株式会社东芝

Inventor： 白川健治 ,  正畑康郎 ,  冈本利夫 ,  下条义满

IPC: H04L12/56

CPC classification number: H04L45/00 ,  H04L29/06 ,  H04L45/566 ,  H04L69/22

Abstract: 本申请公开了一个分组处理设备能够实现快速分组处理,相对于协议变化具有高自适应性和根据网络环境选择最佳的功能实现方案的能力。该分组处理设备具有一个摘要信息产生单元,配置用于从输入分组中提取多个规定的比特序列并且根据多个规定的比特序列值,产生能够规定用于该输入分组的处理的至少一部分的一个摘要信息;和一个分组处理单元,配置用于使用该输入分组的一个指令序列处理该输入分组,它是根据由该摘要信息产生单元产生的摘要信息获得的,其中该摘要信息产生单元产生相对于下一输入分组的摘要信息,同时该分组处理单元实现对于一个分组的处理。