公开(公告)号：CN101378066B

公开(公告)日：2010-10-06

申请号：CN200810146361.1

申请日：2008-08-27

Applicant: 株式会社东芝

Inventor： 鸟山周一 ,  松泽一也

IPC: H01L27/115 ,  H01L23/522 ,  H01L29/792 ,  H01L29/423

CPC classification number: G11C16/0483 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/1203

Abstract: 本发明公开了一种在晶体管沟道区域的相对横向表面上具有作为辅助电极的侧面电极以由此改善操作余量的NAND型电可擦可编程只读存储器(EEPROM)装置。也被称为NAND闪速存储器的NANDEEPROM在半导体衬底上具有包含存储单元晶体管的串行组合的存储单元的阵列。存储单元晶体管中的每一个具有一对源极和漏极区域、沟道区域、隧道绝缘体膜、电荷存储层、控制电介质膜、控制电极、沟道区域的侧面上的侧面电介质膜、以及在沟道区域的侧表面上形成使得沟道区域被横向插入其间的侧面电极。侧面电极被串行耦接的存储单元晶体管中的相邻存储单元晶体管共用或“共享”。

公开(公告)号：CN100391003C

公开(公告)日：2008-05-28

申请号：CN200510062473.5

申请日：2005-03-28

Applicant: 株式会社东芝

Inventor： 松泽一也

IPC: H01L27/115 ,  H01L21/8234 ,  H01L21/8247

CPC classification number: H01L21/28273 ,  H01L27/11521 ,  H01L27/11551 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7883 ,  H01L29/7887

Abstract: 半导体存储器件包括半导体基底，所述半导体基底上的栅绝缘膜，所述栅绝缘膜上的栅电极，在所述栅电极的栅极长度方向在两个侧面上形成的控制绝缘膜，通过所述控制绝缘膜在两个所述侧面上形成的电荷存储层，在所述电荷存储层和所述半导体基底之间形成的隧道绝缘膜，以及在所述半导体基底的表面上形成的、其间插入了所述栅电极和所述电荷存储层的源极/漏极区域。优选情况下，存储固定信息取决于在直接在所述隧道绝缘膜之下的所述半导体基底的表面部位中有/没有形成的杂质扩散层，存储半固定信息取决于所述电荷存储层中的电荷量，与所述电荷相反的电荷在所述表面部位中感应。

公开(公告)号：CN1601750A

公开(公告)日：2005-03-30

申请号：CN200410011720.4

申请日：2004-09-24

Applicant: 株式会社东芝

Inventor： 松泽一也 ,  内田建 ,  中内孝浩

IPC: H01L27/11 ,  H01L27/08 ,  H01L27/092

CPC classification number: H01L27/11 ,  H01L27/1104 ,  H01L27/1463 ,  Y10S257/903

Abstract: 提供一种静态随机存取存储器，软错误的宽容性好。它包括：第一互补型场效应晶体管，其具备：具有和半导体衬底构成肖特基结的漏区的第一电子传导型场效应晶体管；与第一电子传导型场效应晶体管共有漏区，具有与第一电子传导型场效应晶体管共用的栅极的第一空穴传导型场效应晶体管；第二互补型场效应晶体管，其具备：具有和半导体衬底构成肖特基结的第二漏区的第二电子传导型场效应晶体管；以及与第二电子传导型场效应晶体管共有漏区，具有与第一电子传导型场效应晶体管共用的栅极的第二空穴传导型场效应晶体管，第一及第二互补型场效应晶体管的共用栅极连接在相对的互补型场效应晶体管的共有漏区上。

公开(公告)号：CN1123470A

公开(公告)日：1996-05-29

申请号：CN95118446.6

申请日：1995-09-13

Applicant: 株式会社东芝

Inventor： 吉见信 ,  稻叶聪 ,  村越笃 ,  寺内卫 ,  执行直之 ,  松下嘉明 ,  青木正身 ,  滨本毅司 ,  石桥裕 ,  尾崎彻 ,  H·川口谷 ,  松泽一也 ,  有隅修 ,  西山彰

IPC: H01L29/78 ,  H01L27/108 ,  H01L27/12 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L29/66666 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78618 ,  H01L29/78681

Abstract: 一种半导体器件结构及制造方法，在改善MOSFET、MOSSIT和MISFET等绝缘栅晶体管的漏击穿电压时降低漏电流，改善存储单元如用这些晶体管作开关晶体管的DRAM的保持特性，改善传输门中栅氧化膜的可靠性，具体地，在SOI·IG-器件的源区或漏区内部形成窄带隙半导体如SixGe1-x、SixSn1-x、PbS。选择窄带隙半导体区在SOI膜中的位置和/或摩尔百分比，或选择杂质元素，补偿晶格失配，抑制缺陷的产生。