公开(公告)号：CN1326251C

公开(公告)日：2007-07-11

申请号：CN200310103006.3

申请日：2003-10-28

Applicant: 株式会社东芝

Inventor： 斋藤友博

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/28194 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606

Abstract: 在半导体衬底上形成岛状的元件区的工序；在元件区的外周部分上形成元件隔离区。形成横跨元件区端部设置在元件隔离区上的虚设栅。在元件隔离区上形成比虚设栅更低的第1区域，在除虚设栅之外的元件区上形成比第1区域的上表面还低的源漏区。在源漏区周边形成侧壁，形成源漏杂质扩散层。在源漏区和第1区域的上方形成与虚设栅同一高度的半导体膜。使半导体膜的上表面氧化形成氧化硅膜，以氧化硅膜为掩模，除去设置在元件区上的虚设栅。以半导体膜为刻蚀阻挡层，使设在元件隔离区上的栅布线区后退除去氧化硅膜。代替虚设栅形成栅绝缘膜和栅电极。除去半导体膜使源漏杂质扩散层露出来在源漏杂质扩散层上形成源漏电极。

公开(公告)号：CN1450658A

公开(公告)日：2003-10-22

申请号：CN03121578.5

申请日：2003-03-31

Applicant: 株式会社东芝

Inventor： 八木下淳史 ,  斋藤友博

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/84 ,  H01L27/1203

Abstract: 在完全耗尽型SOI晶体管等中，把阈值电压调整成正确的值，在同一半导体衬底上，形成具有不同的阈值电压的多个晶体管是困难的。在(SOI衬底104的)硅有源层(＝SOI层)103上，形成虚设栅极图形111、112，然后，除去这些虚设栅极图形111、112，设置栅极沟130、132。在这些栅极沟130、132内，对硅有源层103进行刻蚀，使构成沟道区的部分的厚度变薄，调整各个晶体管的阈值电压。借助于此，就可以根据条件，提高电路设计上的自由度。

公开(公告)号：CN1279516A

公开(公告)日：2001-01-10

申请号：CN00124135.4

申请日：2000-06-30

Applicant: 株式会社东芝

Inventor： 八木下淳史 ,  斋藤友博 ,  饭沼俊彦

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L29/41791 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/66795 ,  H01L29/78609 ,  Y10S257/901

Abstract: 在半导体衬底上形成的MISFET的栅电极和所述MISFET的沟道下方阱区电连接的半导体装置中,将所述MISFET形成在所述半导体衬底上形成岛状的器件区域上,所述MISFET的栅电极与所述半导体衬底的阱区之间的电连接在所述岛状的器件区域侧面上实行。