公开(公告)号：CN101924132A

公开(公告)日：2010-12-22

申请号：CN201010144886.9

申请日：2010-03-18

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野昇太郎 ,  薮崎宗久 ,  羽田野菜名 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明提供一种功率用半导体器件，其特征在于，具备：在n+漏层之上，横向交替配置的n柱层以及p柱层；设置在p柱层的表面的p基层；形成在p基层的表面的n源层；横向交替设置的表面p柱层以及表面n柱层；与n+漏层电连接的漏电极；在p基层、表面p柱层、以及表面n柱层之间隔着绝缘膜形成的栅电极；以及与p柱层和n源层的表面接合的源电极，表面p柱层设置在两个p基层之间设置的至少一个p柱层之上，设置在表面p柱层之下的p柱层的杂质浓度高于设置在p基层之下的p柱层的杂质浓度。

公开(公告)号：CN101794816A

公开(公告)日：2010-08-04

申请号：CN201010004023.1

申请日：2010-01-14

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  斋藤涉 ,  羽田野菜名 ,  大田浩史 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/7397

Abstract: 本发明提供一种半导体器件，具备：第一导电型的半导体衬底；形成在半导体衬底上的第一导电型的第一半导体区；以及在第一半导体区内，相对于半导体衬底在衬底面方向上分别离开地形成的第二导电型的第二半导体区。关于第二半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量、与关于第一半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量之差，总是为正数，且从第二半导体区的两端的接合面中的半导体衬底侧的第一接合面的深度朝向第二半导体区的两端的接合面中的与第一接合面相反一侧的第二接合面的深度增加。

公开(公告)号：CN1402360A

公开(公告)日：2003-03-12

申请号：CN02142588.4

申请日：2002-06-28

Applicant: 株式会社东芝

Inventor： 小野昇太郎

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/7828

Abstract: 本发明半导体器件，通过有效降低漂移电阻分量，可大幅度降低导通电阻。半导体器件具备：第一导电型漏极(12)；设置在漏极层上的第一导电型漂移层(8)；设置在漂移层上的第二导电型基极层(10)；设置在基极层上的第一导电型源极区域(16)；和具有贯穿上述基极层到达上述漂移层且形成于沟(T)内壁面上的栅极绝缘膜(2)和栅极(4)的沟、栅极。栅极绝缘膜(2)中邻接漂移层的部分比邻接基极层的部分形成得厚，漂移层(8)在漏极层的附近沿上述沟道的深度方向接近上述漏极层，从而具有上述第一导电型杂质浓度上升的浓度梯度。