多输入编码加法器、数字滤波器、信号处理装置、合成装置、合成程序及合成程序记录介质

    公开(公告)号:CN101305344B

    公开(公告)日:2010-06-23

    申请号:CN200680041598.2

    申请日:2006-10-24

    CPC classification number: G06F7/533

    Abstract: 本发明提供一种多输入编码加法器、数字滤波器、信号处理装置、合成装置、合成程序、以及合成程序记录介质。以往的乘数固定的多输入乘法加法器具有当输入数变多时部分积生成电路增加且加法块的级数也增加的课题。为了解决以往技术中的课题,构成为具备:多输入编码器(11),由各自达成与乘法中的部分积生成相当的功能的多个编码器部(11a)构成,具有作为各编码器部的多位输出的多个输出;以及多输入加法器(12),对上述多输入编码器(11)的多个输出进行相加。

    搭载△∑型调制器的半导体装置以及半导体系统

    公开(公告)号:CN101523731A

    公开(公告)日:2009-09-02

    申请号:CN200780038155.2

    申请日:2007-10-11

    CPC classification number: H03M3/364 H03M3/424 H03M3/454

    Abstract: 本发明具备:溢出检测电路(5),比较Δ∑型调制器(13)的至少一处的积分器的输出与规定值,输出溢出检测信号;溢出频率算出电路(6),根据上述溢出检测信号算出上述积分器的输出为正常范围外的频率即溢出频率值,并输出该溢出频率值;振荡判定电路(7),根据上述溢出频率值判定上述Δ∑型调制器(13)是否处于振荡状态;和振荡停止电路(8),在由上述振荡判定电路(7)判定上述Δ∑型调制器处于振荡状态的情况下,使上述Δ∑型调制器(13)的振荡收敛,其中,通过求出积分器的输出为正常范围外的频率,确定积分器的输出是否因噪声等而临时为正常范围外、或者因振荡而在正常范围外,只在振荡的情况下使上述Δ∑型调制器(13)的振荡收敛。

    写入补正电路、写入补正信号生成方法

    公开(公告)号:CN100495546C

    公开(公告)日:2009-06-03

    申请号:CN200580038620.3

    申请日:2005-09-27

    CPC classification number: G11B7/00456 G11B7/126

    Abstract: 在现有的写入补正电路中,存在在选择n相时钟时,在想要选择最后相的时钟时,有可能有在高速动作中波形失真的问题。本发明具有如下结构:两个延迟选择电路(16a)、(16b)分别利用两个使能信号选择用于写入补正的多脉冲信号的第奇数个边缘和第偶数个边缘,并且取得这两个延迟选择电路(16a)、(16b)的输出的“异”,由此生成多脉冲信号的定时。

    乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质

    公开(公告)号:CN101384991A

    公开(公告)日:2009-03-11

    申请号:CN200780005739.X

    申请日:2007-02-08

    Inventor: 永野孝一

    CPC classification number: G06F7/5324 G06F7/5338

    Abstract: 本发明提供一种乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质。用布斯编码器、部分积生成电路和加法电路构成的以往的2的补数乘法器在使其与无符号乘法运算对应的情况下,存在为了进行位扩展而使电路规模扩大这样的课题。本发明设为具备按照使用了布斯算法的第1符号化的法则对乘数的低位数位进行编码的第1布斯编码器(1)和按照使用了布斯算法的与上述第1符号化的法则不同的第2符号化的法则对乘数的最高位数位进行编码的第2布斯编码器(5),对乘数的最高位数位使用与低位数位不同的布斯算法进行编码的结构。

    多输入编码加法器、数字滤波器、信号处理装置、合成装置、合成程序及合成程序记录介质

    公开(公告)号:CN101305344A

    公开(公告)日:2008-11-12

    申请号:CN200680041598.2

    申请日:2006-10-24

    CPC classification number: G06F7/533

    Abstract: 本发明提供一种多输入编码加法器、数字滤波器、信号处理装置、合成装置、合成程序、以及合成程序记录介质。以往的乘数固定的多输入乘法加法器具有当输入数变多时部分积生成电路增加且加法块的级数也增加的课题。为了解决以往技术中的课题,构成为具备:多输入编码器(11),由各自达成与乘法中的部分积生成相当的功能的多个编码器部(11a)构成,具有作为各编码器部的多位输出的多个输出;以及多输入加法器(12),对上述多输入编码器(11)的多个输出进行相加。

    写入修正电路以及写入修正方法

    公开(公告)号:CN101044556A

    公开(公告)日:2007-09-26

    申请号:CN200580035592.X

    申请日:2005-09-12

    Inventor: 永野孝一

    Abstract: 在写入修正电路(100)的输入级设置去除包含在写入脉冲信号(s1)中的具有作为该写入脉冲信号的区间长度预先设定了的范围以外的长度的图形(区间),输出修正了该写入脉冲信号的波形的脉冲修正信号(s11)的脉冲修正电路(11),对于在该脉冲修正电路(11)中进行了修正的上述脉冲修正信号(s11)实施写入修正,由此,对于输入到写入修正电路(100)的写入脉冲信号(s1),能够实现进行高精度的写入修正。

    异常波形检测电路及信息再生装置

    公开(公告)号:CN1435837A

    公开(公告)日:2003-08-13

    申请号:CN03103583.3

    申请日:2003-01-29

    CPC classification number: G11B20/18

    Abstract: 本发明提供一种异常波形检测电路及信息再生装置。异常波形检测电路由数字方式异常波形检测电路构成,可以任意地设置判定异常波形的阈值,与该阈值比较,产生异常波形判定信号。在该异常波形判定信号的生成中,包括将整个采样点的电压值与基准值电压进行比较的结构;以及计算出信号波形峰值连续变化的斜率值,与基准值斜率进行比较结构中选择某一个,能容易并且准确地检测各种异常波形。

    乘法器、数字滤波器及合成装置

    公开(公告)号:CN101384991B

    公开(公告)日:2010-11-10

    申请号:CN200780005739.X

    申请日:2007-02-08

    Inventor: 永野孝一

    CPC classification number: G06F7/5324 G06F7/5338

    Abstract: 本发明提供一种乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质。用布斯编码器、部分积生成电路和加法电路构成的以往的2的补数乘法器在使其与无符号乘法运算对应的情况下,存在为了进行位扩展而使电路规模扩大这样的课题。本发明设为具备按照使用了布斯算法的第1符号化的法则对乘数的低位数位进行编码的第1布斯编码器(1)和按照使用了布斯算法的与上述第1符号化的法则不同的第2符号化的法则对乘数的最高位数位进行编码的第2布斯编码器(5),对乘数的最高位数位使用与低位数位不同的布斯算法进行编码的结构。

    数字滤波器、其合成装置、合成程序及合成程序记录介质

    公开(公告)号:CN101553984A

    公开(公告)日:2009-10-07

    申请号:CN200780029386.7

    申请日:2007-03-19

    Inventor: 永野孝一

    CPC classification number: H03H17/04 H03H17/0223 H03H2220/04

    Abstract: 本发明提供一种数字滤波器及其合成装置、合成程序以及合成程序记录介质。例如在IIR数字滤波器中,代替多个乘法器和多个加法器而使用多输入乘法加法电路来作为构成要素。由此,由于不使用多个乘法器和多个加法器,所以能够实现电路的小型化,并且多输入乘法加法电路的结构使其能在反馈处理中进行用于提高处理速度的流水线处理,因而还能实现滤波器处理的高速化。

Patent Agency Ranking