-
公开(公告)号：CN102630340B
公开(公告)日：2014-11-12
申请号：CN201180004319.6
申请日：2011-11-10
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L27/101 , G11C13/0007 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625 , H01L45/1641 , H01L45/1675
Abstract: 本发明的目的在于提供能够初始击穿时的低电压以及高速工作、且能够抑制接触插塞的氧化的电阻变化型非易失性半导体存储元件的制造方法，在包括由形成在接触插塞(104)上的下部电极(105)、电阻变化层(106)、上部电极(107)构成的电阻变化元件的非易失性半导体存储元件的制造方法中，在将第一导电膜(105′)图形化来形成下部电极(105)之前具有，为了使电阻变化层(106)的端部绝缘化而进行氧化的工序。
-
公开(公告)号：CN102449763B
公开(公告)日：2014-07-09
申请号：CN201180002264.5
申请日：2011-03-07
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L21/768 , H01L23/522 , H01L45/00 , H01L49/00
CPC classification number: H01L45/146 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/1625 , H01L45/1641 , H01L45/1675
Abstract: 提供一种能够抑制电阻值不均匀的电阻变化型的非易失性存储元件。本发明的非易失性存储元件具有：硅基板(11)；下部电极层(102)，形成在硅基板(11)上；电阻变化层，形成在下部电极层(102)上；上部电极层(104)，形成在电阻变化层上；第二层间绝缘层(19)，以至少覆盖下部电极层(102)、电阻变化层的侧面而形成；压力缓和区域层(105)，使用比用于第二层间绝缘层(19)的绝缘层应力小的材料以至少直接覆盖上部电极层(104)的上表面以及侧面的方式来进行设置，缓和针对上部电极层(104)的应力；第二触点(16)到达上部电极层(104)而形成；以及，布线图案(18)，与第二触点(16)相连接。
-
公开(公告)号：CN101946321B
公开(公告)日：2014-03-26
申请号：CN200980104930.9
申请日：2009-02-09
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 一种非易失性半导体存储装置(100)，包括：形成有晶体管(101)的基板(102)；在所述基板上覆盖所述晶体管形成的第一层间绝缘层(103)；在所述第一层间绝缘层上形成、与所述晶体管的漏极电极(101a)或源极电极(101b)电连接的第一接触插头(104)或第二接触插头(105)；覆盖所述第一接触插头的至少一部分形成的电阻变化层(106)；在所述电阻变化层上形成的第一配线(107)；和覆盖所述第二接触插头的至少一部分形成的第二配线(108)，所述电阻变化层的端面和所述第一配线的端面在同一面内。
-
公开(公告)号：CN102217067A
公开(公告)日：2011-10-12
申请号：CN201080003184.7
申请日：2010-09-13
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/04 , H01L27/101 , H01L27/2409 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1625 , H01L45/1675
Abstract: 本发明的目的在于，通过降低用于使电阻变化的击穿电压且抑制其不均匀，从而实现存储器的微细化·大容量化。本发明的非易失性存储装置(10)具备：下部电极(105)，形成在基板(100)上；第1电阻变化层(106a)，形成在下部电极(105)上，由过渡金属氧化物构成；第2电阻变化层(106b)，形成在第1电阻变化层(106a)上，由含氧量比第1电阻变化层(106a)的过渡金属氧化物高的过渡金属氧化物构成；以及上部电极(107)，形成在第2电阻变化层(106b)上；在第1电阻变化层(106a)与第2电阻变化层(106b)之间的界面处存在台阶(106ax)。第2电阻变化层(106b)覆盖该台阶(106ax)形成，且在台阶(106ax)的上方具有弯曲部(106bx)。
-
公开(公告)号：CN101542727A
公开(公告)日：2009-09-23
申请号：CN200780038564.2
申请日：2007-10-12
Applicant: 松下电器产业株式会社
IPC: H01L27/10
CPC classification number: H01L27/101 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/124 , H01L45/146 , H01L45/147 , H01L45/1625 , H01L45/1683
Abstract: 本发明提供非易失性存储元件阵列及其制造方法。在半导体芯片的基板(26)上形成有下部电极(22)，下部电极(22)的上部被第一层间绝缘膜(27)覆盖。在该下部电极(22)上构成有贯通第一层间绝缘膜(27)而形成的第一接触孔(28)，构成可变电阻膜(24)的低电阻层(29)被埋入第一接触孔(28)中。进一步，在第一层间绝缘膜(27)和低电阻层(29)之上形成有高电阻层(30)，可变电阻膜(24)构成为包括各一层该高电阻层(30)和低电阻层(29)的多层的电阻层。进一步，构成存储部(25)的低电阻层(29)至少与邻接的存储部(25)分离。
-
Patent Agency Ranking
公开(公告)号：CN102217067B
公开(公告)日：2014-07-30
申请号：CN201080003184.7
申请日：2010-09-13
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/04 , H01L27/101 , H01L27/2409 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/16 , H01L45/1625 , H01L45/1675
Abstract: 本发明的目的在于，通过降低用于使电阻变化的击穿电压且抑制其不均匀，从而实现存储器的微细化·大容量化。本发明的非易失性存储装置(10)具备：下部电极(105)，形成在基板(100)上；第1电阻变化层(106a)，形成在下部电极(105)上，由过渡金属氧化物构成；第2电阻变化层(106b)，形成在第1电阻变化层(106a)上，由含氧量比第1电阻变化层(106a)的过渡金属氧化物高的过渡金属氧化物构成；以及上部电极(107)，形成在第2电阻变化层(106b)上；在第1电阻变化层(106a)与第2电阻变化层(106b)之间的界面处存在台阶(106ax)。第2电阻变化层(106b)覆盖该台阶(106ax)形成，且在台阶(106ax)的上方具有弯曲部(106bx)。
-
公开(公告)号：CN101861649B
公开(公告)日：2012-10-31
申请号：CN200880116054.7
申请日：2008-11-14
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , G11C13/0002 , G11C2213/72 , H01L27/24
Abstract: 本发明涉及一种非易失性存储装置及其制造方法。非易失性存储装置包括：形成于第一配线(11)与第二配线(14)的交叉部的导通孔(12)、和电流控制层(13b)被第一电极层(13a)和第二电极层(13c)夹着的电流控制元件(13)，在导通孔(12)内形成有电阻变化元件(15)，第一电极层(13a)以覆盖导通孔(12)的方式配置，电流控制层(13b)以覆盖第一电极层(13a)的方式配置，第二电极层(13c)配置于电流控制层(13b)之上，第二配线的配线层(14a)配置于第二电极层(13c)之上，第二配线(14)具有由电流控制层(13b)、第二电极层(13c)和第二配线的配线层(14a)构成的结构。
-
公开(公告)号：CN101911295B
公开(公告)日：2012-05-30
申请号：CN200880122873.2
申请日：2008-12-26
Applicant: 松下电器产业株式会社
Abstract: 本发明提供非易失性半导体存储装置和其制造方法。在该非易失性半导体存储装置中，包含第一存储器配线(12)的第一配线层(19)，利用贯通第一层间绝缘层(13)而形成的第一接触部(21)，与包含第二存储器配线(17)的第二配线层(20)连接。进一步，利用与该第二配线层(20)连接、贯通第二层间绝缘层(18)而形成的第二接触部(26)，与上层配线(22)连接并引出。这里，第一接触部(21)贯通第二配线层(20)的半导体层(17b)或绝缘体层(17c)而形成。
-
公开(公告)号：CN102124564A
公开(公告)日：2011-07-13
申请号：CN200980131777.9
申请日：2009-07-16
Applicant: 松下电器产业株式会社
IPC: H01L27/10 , H01L21/3205 , H01L23/52 , H01L45/00 , H01L49/00
CPC classification number: H01L27/0688 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2463 , H01L27/2481 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1683
Abstract: 本发明提供一种具有在字线与位线的交点部分的接触孔内形成存储元件的交叉点构造、并能够实现微细化和大容量化的非易失性半导体存储装置及其制造方法。非易失性半导体存储装置包括：基板；形成在基板上的多个条纹形状的下层铜配线(70)；形成在包含下层铜配线(70)的基板上的层间绝缘层(76)；以贯通至下层铜配线(70)的表面的方式形成在层间绝缘层(76)的多个接触孔；仅形成在接触孔的底部的电极种子层(77)和贵金属电极层(78)；与贵金属电极层(78)连接、并埋入形成在接触孔内的电阻变化层(73)；以及与电阻变化层(73)连接、并与下层铜配线(70)交叉的多个具有条纹形状的上层铜配线(74)，电极种子层(77)和贵金属电极层(78)通过选择性成长镀形成。
-
公开(公告)号：CN101636841B
公开(公告)日：2011-06-22
申请号：CN200780052299.3
申请日：2007-11-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , G11C13/0007 , G11C2213/31 , G11C2213/32 , G11C2213/33 , G11C2213/34 , G11C2213/76 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/147
Abstract: 本发明提供存储元件和存储装置。以矩阵状配置于存储装置(21)的存储元件(3)包括：通过施加极性为正或负的电脉冲，其电阻值变化，并且维持该变化后的电阻值的电阻变化元件(1)；和抑制在对上述电阻变化元件施加上述电脉冲时流动的电流的电流抑制元件(2)，上述电流抑制元件具有：第一电极、第二电极、和配置在上述第一电极与上述第二电极之间的电流抑制层，上述电流抑制层由SiNx(x为正实数)构成。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.039 seconds)
