虚拟多处理器系统
    12.
    发明公开

    公开(公告)号:CN101493782A

    公开(公告)日:2009-07-29

    申请号:CN200910009630.4

    申请日:2009-01-23

    Abstract: 不需要用于调试的所述存储装置的虚拟多处理器系统包括:物理处理器(100);保管部,存储有表示逻辑处理器的状态的状态信息;分配部,针对物理处理器,在切换多个逻辑处理器的同时,将该多个逻辑处理器的任一个分配给物理处理器;以及中断部,通过对逻辑处理器请求调试中断,而以逻辑处理器使目前正在执行的处理停止,分配部响应对分配给物理处理器的逻辑处理器的调试中断的请求,将与逻辑处理器对应的状态信息存储在保管部。

    多线程处理器
    13.
    发明公开

    公开(公告)号:CN101178646A

    公开(公告)日:2008-05-14

    申请号:CN200710185094.4

    申请日:2007-11-08

    CPC classification number: G06F9/3885 G06F9/3802 G06F9/3814 G06F9/3851

    Abstract: 一种多线程处理器,可以准确地估算对线程需要的处理时间,并且同时执行多个指令流,该多线程处理器包括:运算器群组,执行多个指令;指令调度器,按每个所述指令流,对在该指令流中包含的指令进行分组,从而分为由可以向所述运算器群组同时发行的指令组成的组;指令缓冲器,以由所述指令调度器分成的组为单位,并按每个所述指令流保存在该指令流中包含的指令;以及发行指令决定部,按多线程处理器的每个执行周期,以组为单位从所述指令缓冲器读出指令,并向所述运算器群组发行读出后的所述指令。

    运算处理装置和高速缓存操作方法

    公开(公告)号:CN1952912A

    公开(公告)日:2007-04-25

    申请号:CN200610159908.2

    申请日:2006-09-27

    CPC classification number: G06F12/0893 G06F12/0831

    Abstract: 本发明提供一种运算处理装置和高速缓存操作方法。在多处理器结构的运算处理装置中,用作单处理器时避免高速缓存命中率下降。高速缓存访问传输单元(132)将经由本地高速缓存访问地址输入单元(161)从CPU(110)得到的访问地址,经由远程高速缓存访问地址输出单元(164)输出到公共地址总线(81)。高速缓存访问控制单元(231)使用从公共地址总线(81)经由远程高速缓存访问地址输入单元(265)得到的访问地址,进行对高速缓冲存储器(221)的访问。即,从处理器(100)的CPU(110)输出的访问地址从高速缓存访问传输单元(132)输出,通过高速缓存访问控制单元(231)取得,可用于对处理器(200)的高速缓冲存储器(221)的访问。

    能够减少转移故障的具有小尺寸电路的流水线处理器

    公开(公告)号:CN1105350C

    公开(公告)日:2003-04-09

    申请号:CN98103178.1

    申请日:1998-06-29

    CPC classification number: G06F9/381 G06F9/322 G06F9/325

    Abstract: 高速执行一程序循环的处理器。当该转移目标信息寄存指令由一指令译码器译码时,在一取出指令缓冲器中的代码被传送到一转移目标指令寄存器中,并且在一译码指令计数器中的一被位移指针被传送到一转移目标取出地址寄存器中。在高速循环指令由指令译码器译码并且满足一转移条件时,在转移目标取出地址寄存器中的指针被传送到一取出指令计数器和译码指令寄存器而在转移目标指令寄存器中的代码被传送到一译码指令缓冲器中。

    数据处理装置
    16.
    发明公开

    公开(公告)号:CN1397873A

    公开(公告)日:2003-02-19

    申请号:CN02105824.5

    申请日:1995-06-06

    CPC classification number: G06F9/382 G06F9/3802 G06F9/3814 G06F9/3869

    Abstract: 本发明中对应于可执行特定种类指令的两个指令执行部设置了用于选择所输入的指令中的一个、并输出到各指令执行部的指令选择电路。2条指令总线连接在指令待机部。指令待机部和各指令选择电路的输入部由2条待机指令总线连接着。由控制部检出从指令总线来的指令中在哪个指令执行部都未被执行的指令,使该指令在指令先进先出电路中待机后,从指令待机总线输入到指令选择电路,使其选择下面的选择时间。由此,能够迅速地并行进行不同种类指令的处理。

Patent Agency Ranking