公开(公告)号：CN1449001A

公开(公告)日：2003-10-15

申请号：CN03120402.3

申请日：2003-03-13

Applicant: 松下电器产业株式会社

Inventor： 野竹秀典 ,  大西照人 ,  浅井明 ,  青木成刚

IPC: H01L21/331

CPC classification number: H01L21/0209 ,  H01L21/02052 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/32134 ,  H01L29/66242

Abstract: 本发明公开了一种半导体器件的制造方法。目的在于：在包含Si和Si以外的IV族元素的半导体器件的制造方法下，抑制为污染物质的Si以外的IV族元素给半导体器件造成的污染、二次污染。靠外延生长形成含污染物质的Si/SiGe膜以后，马上通过湿蚀刻来将形成在半导体衬底背面的Si/SiGe膜除去。或者是，在容器内对Si/SiGe膜进行了伴随加热的处理后，再利用该容器让晶圆空走。借助此法，既可抑制通过夹持晶圆的台子、机器人臂或者真空钳等而发生二次污染，也可抑制不包含Si以外的IV族元素的半导体器件的制造步骤所共用的容器被污染。

公开(公告)号：CN1315164C

公开(公告)日：2007-05-09

申请号：CN03120402.3

申请日：2003-03-13

Applicant: 松下电器产业株式会社

Inventor： 野竹秀典 ,  大西照人 ,  浅井明 ,  青木成刚

IPC: H01L21/331

CPC classification number: H01L21/0209 ,  H01L21/02052 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/32134 ,  H01L29/66242

Abstract: 本发明公开了一种半导体器件的制造方法。目的在于：在包含Si和Si以外的IV族元素的半导体器件的制造方法下，抑制为污染物质的Si以外的IV族元素给半导体器件造成的污染、二次污染。靠外延生长形成含污染物质的Si/SiGe膜以后，马上通过湿蚀刻来将形成在半导体衬底背面的Si/SiGe膜除去。或者是，在容器内对Si/SiGe膜进行了伴随加热的处理后，再利用该容器让晶圆空走。借助此法，既可抑制通过夹持晶圆的台子，机器人臂或者真空钳等而发生二次污染，也可抑制不包含Si以外的IV族元素的半导体器件的制造步骤所共用的容器被污染。

公开(公告)号：CN1419712A

公开(公告)日：2003-05-21

申请号：CN01801134.9

申请日：2001-05-14

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  浅井明

IPC: H01L29/732 ,  H01L29/737 ,  H01L21/331

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 集电区102上形成有起基区之作用且由i－Si1－xGex层和P+Si1－xGex层构成的Si1－xGex层111b，且在P+Si1－xGex层上积了会成为发射区的Si覆盖层111a。在基区开口部分118内Si覆盖层111a之上形成有发射区引出电极129，它又包括形成在含有其浓度在它在单晶硅中的固溶度以下的磷的N－多晶硅层129b和含有高浓度磷的N+多晶硅层129a。抑制了高浓度的磷(P)过分地掺杂到Si覆盖层111a中，而将基区层内杂质的浓度分布维持得很合适。Si覆盖层111a的上部可含有P型杂质。NPN型双极晶体管中基区层内的P型杂质的浓度分布被维持得很合适。

公开(公告)号：CN1369918A

公开(公告)日：2002-09-18

申请号：CN02103173.8

申请日：2002-02-05

Applicant: 松下电器产业株式会社

Inventor： 大西照人 ,  高木刚 ,  浅井明 ,  藤井泰三 ,  杉浦三津夫 ,  南善久

IPC: H01L29/93 ,  H01L27/04 ,  H01L21/82

CPC classification number: H01L29/93 ,  H01L27/0664 ,  H01L27/0808

Abstract: 本发明提供一种包含电容量变化范围大的变容元件的半导体装置及其制造方法。变容元件VAR具备:含可变电容区域56a的N+层56、在N+层56上由外延生长形成的由SiGe膜和Si膜组成的P+层61、以及P型电极62。NPN－HBT具备:与变容元件VAR的N+层56同时形成的集电极扩散层57、集电极层59、与变容元件的P+层21同时外延生长形成的Si/SiGe层79。因为在变容元件VAR的PN结部形成的耗尽层的延伸范围能够确保达到N+层56全部、就能抑制电容变化范围的低下。

公开(公告)号：CN1344033A

公开(公告)日：2002-04-10

申请号：CN01123693.0

申请日：2001-09-11

Applicant: 松下电器产业株式会社

Inventor： 丰田健治 ,  幸康一郎 ,  高木刚 ,  大西照人 ,  久保实

IPC: H01L29/80 ,  H01L29/739 ,  H01L29/737

CPC classification number: H01L29/7378

Abstract: 提供一种在实现低驱动电压化的同时,可以抑制发射极、基极之间的再结合电流的减少、提高电流放大倍率等特性的异质结场效应晶体管。在Si基板10上积层Si集电极埋入层11、C含有率高的SiGeC层构成的第1基极区域12、C含有率低的SiGeC层或者SiGe层构成的第2基极区域13、包含发射极区域14a的Si空隙层14。第2基极区域的至少发射极区域侧端部,C含有率不到0.8%。因此,在发射极、基极结合部的耗尽层中,可以抑制由C引起的再结合中心的形成,维持低驱动电压性,通过降低再结合电流,实现对电流放大倍率等电特性的改善。