-
公开(公告)号：CN109905320B
公开(公告)日：2021-04-27
申请号：CN201910137646.7
申请日：2019-02-25
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/709 , H04L12/741 , H04L12/801
Abstract: 本申请提供一种聚合端口的报文分配方法和装置。对于聚合端口，通过轮询的方式为不同的报文分配成员端口，如果端口可用，则新建会话记录报文与成员端口的对应关系，以便后续端口分配。采用本申请的技术方案，不需要计算Hash值，有助于提高处理速度，且本申请避免了Hash碰撞可能导致的流量分担不均的问题，避免了由此导致的数据丢包。
-
公开(公告)号：CN107743101B
公开(公告)日：2020-10-09
申请号：CN201710880563.8
申请日：2017-09-26
Applicant: 杭州迪普科技股份有限公司
IPC: H04L12/937
Abstract: 本发明提供一种数据的转发方法及装置，方法包括：若第一存储模块需要转发数据，则通过第一存储模块向控制模块发送请求指令；若控制模块接收到请求指令，则通过控制模块为第一存储模块对应的第一入端口确定第一出端口及第一索引值；通过控制模块向第一存储模块发送携带第一索引值的响应指令；若第一存储模块接收到响应指令，则通过第一存储模块向控制模块发送需要转发的数据及第一索引值；通过控制模块基于第一索引值确定第一出端口；通过控制模块向第一出端口对应的第二存储模块转发数据。应用本发明实施例，多个数据转发的处理过程可以通过控制模块实现并行处理，大大提高了FPGA芯片的整体处理性能，处理效率高。
-
公开(公告)号：CN109165185B
公开(公告)日：2020-06-09
申请号：CN201811160054.9
申请日：2018-09-30
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/42
Abstract: 本申请提供一种基于FPGA的PCIe信号的转换方法及装置，所述方法包括：现场可编程门阵列FPGA通过PCIe总线接收中央处理器CPU发送的PCIe信号；所述FPGA将所述PCIe信号转换为与终端协议相匹配的第一数据信息；所述FPGA将所述第一数据信息发给终端；和/或，所述FPGA接收所述终端发送的第二数据信息；所述FPGA将所述第二数据信息转换为对应的PCIe信号；所述FPGA将所述PCIe信号发送给所述CPU；以此通过协议转换的形式，可完成CPU与不同协议的终端进行交互。
-
公开(公告)号：CN110120956A
公开(公告)日：2019-08-13
申请号：CN201910453607.8
申请日：2019-05-28
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请供一种基于虚拟防火墙的报文处理方法及装置，应用于虚拟防火墙中，所述方法包括：获取接收到的待处理报文携带的五元组信息和虚拟防火墙标识；在会话表中查找五元组信息和虚拟防火墙标识；若未查找到，则确定待处理报文的转发信息后，确定虚拟防火墙标识对应的虚拟防火墙是否达到对应的新建会话速率阈值；若确定虚拟防火墙标识对应的虚拟防火墙达到新建会话速率阈值，则在会话表中建立携带丢弃标识、且与五元组信息、虚拟防火墙标识、转发信息对应的第一会话，丢弃标识用于指示对后续匹配第一会话的报文进行丢弃处理；丢弃待处理报文。应用本申请的实施例，可以大大降低影响各个虚拟防火墙的新建会话速率，提升防火墙的整体性能。
-
公开(公告)号：CN109446130A
公开(公告)日：2019-03-08
申请号：CN201811268334.1
申请日：2018-10-29
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/20
Abstract: 本申请提供一种I/O设备状态信息的获取方法及系统，所述方法包括：现场可编程门阵列FPGA访问与自身进行连接的I/O设备中的状态寄存器，以获取I/O设备的状态信息；将所获取的I/O设备的状态信息存储至与I/O设备对应的状态信息存储空间；CPU按照预设的规则访问现场可编程门阵列FPGA中的状态信息存储空间，以获取状态信息存储空间中存储的I/O设备的状态信息。
-
Patent Agency Ranking
公开(公告)号：CN109388597A
公开(公告)日：2019-02-26
申请号：CN201811160055.3
申请日：2018-09-30
Applicant: 杭州迪普科技股份有限公司
IPC: G06F13/20
Abstract: 本申请提供一种基于FPGA的数据交互方法及装置，所述方法包括：FPGA模块内的虚拟P2P桥接收第一终端发送的TLP类型的数据包，并将数据包存储于缓存单元中；FPGA模块内的业务单元对数据包进行解析，获取数据包对应的目的终端地址和地址路由，以及根据目的终端地址确定第二终端；判断第二终端与FPGA模块连接的总线的状态；当确定总线的状态处于空闲状态时，从缓存单元中读取数据包，并将数据包通过虚拟P2P桥发送给第二终端。
-
公开(公告)号：CN110297732B
公开(公告)日：2024-01-23
申请号：CN201910514350.2
申请日：2019-06-14
Applicant: 杭州迪普科技股份有限公司
IPC: G06F11/22 , G06F11/263
Abstract: 本申请提供一种FPGA状态的检测方法及装置。一种FPGA状态的检测方法，包括：当通过FPGA任一接收端口接收到报文时，为所述报文分配存储地址；统计所述存储地址的被占用时长；判断所述存储地址的被占用时长是否超过预设阈值；若所述存储地址的被占用时长超过预设阈值，检测所述存储地址是否被释放；若所述存储地址未被释放，确定所述FPGA状态异常。
-
公开(公告)号：CN110413464B
公开(公告)日：2023-10-27
申请号：CN201910630183.8
申请日：2019-07-12
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种配置表项测试方法、系统，所述方法包括：测试设备通过通用接口向待测设备发送测试指令；待测设备中CPU接收所述测试指令后，复制配置表项，并通过通用接口向测试设备发送所述配置表项；测试设备将所述配置表项导入预设仿真平台，对FPGA处理报文过程中查询配置表项进行仿真，以对配置表项进行测试。
-
公开(公告)号：CN109726476B
公开(公告)日：2023-03-24
申请号：CN201811634217.2
申请日：2018-12-29
Applicant: 杭州迪普科技股份有限公司
Inventor： 张代生
IPC: G06F30/3308
Abstract: 本申请供一种基于UVM验证平台的验证方法及装置，所述方法包括：获取与被验设计DUT对应的事务Transaction集合，所述Transaction集合中的每个Transaction包括多个预设变量及其对应的赋值；将所述Transaction集合中的各个Transaction依次添加到所述UVM验证平台的对应的Transaction组件中，以使所述UVM验证平台的各个Transaction组件接收到Transaction后，通过对应的序列Sequence组件和环境Environment组件传入DUT进行验证；从所述UVM验证平台获取所述DUT的验证结果。应用本申请的实施例，可以大大减少设计人员的工作量，节约大量的人力资源，并且验证效率比较高。
-
公开(公告)号：CN110061992B
公开(公告)日：2021-12-24
申请号：CN201910325443.0
申请日：2019-04-22
Applicant: 杭州迪普科技股份有限公司
Abstract: 本申请提供一种动态配置FPGA的方法及网络安全设备，所述网络安全设备包括CPU，与所述CPU连接的至少一块FPGA；CPU响应于用户指令为目标FPGA生成配置表项；所述配置表项包括所述目标FPGA的分类编号和配置内容；CPU向与所述CPU连接的各FPGA发送所述配置表项；各FPGA获取自身分类编号，将自身分类编号与所述配置表项中的分类编号进行匹配，并在自身的分类编号与所述配置表项中的分类编号匹配成功时，存储所述配置内容。以提升CPU的配置效率。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.045 seconds)
