公开(公告)号：CN102157383B

公开(公告)日：2012-09-05

申请号：CN201110056312.0

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明涉及一种具有P埋层的SOInLDMOS器件单元的制作方法。现有方法制作的SOInLDMOS器件严重影响了器件的耐压性能，而且影响了器件的散热。本发明通过采用具有P埋层的SOI厚膜材料上经过九次光刻，制造具有P埋层的SOInLDMOS器件。制作的器件在阻断态漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分耐压，从而提高了器件的纵向耐压性能，打破纵向耐压过低限制横向耐压改进的瓶颈；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应。本发明方法使集成功率与射频SOInLDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。

公开(公告)号：CN102157550B

公开(公告)日：2012-07-04

申请号：CN201110056339.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本发明降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN102169893A

公开(公告)日：2011-08-31

申请号：CN201110056340.2

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有P埋层的横向沟道SOILIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本发明提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压，更大电流的工作条件，并改善器件的热特性。

公开(公告)号：CN102157550A

公开(公告)日：2011-08-17

申请号：CN201110056339.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本发明顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本发明降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN202018966U

公开(公告)日：2011-10-26

申请号：CN201120060225.8

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/06 ,  H01L29/739

Abstract: 本实用新型涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本实用新型降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN202018967U

公开(公告)日：2011-10-26

申请号：CN201120060193.1

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本实用新型在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。

公开(公告)号：CN202058737U

公开(公告)日：2011-11-30

申请号：CN201120060220.5

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩

IPC: H01L29/06 ,  H01L29/739

Abstract: 本实用新型涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本实用新型提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压、更大电流的工作条件，并改善器件的热特性。

公开(公告)号：CN201966214U

公开(公告)日：2011-09-07

申请号：CN201120060217.3

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型在隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。本实用新型处于阻断态时，n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。