公开(公告)号：CN101162481B

公开(公告)日：2010-06-23

申请号：CN200710181212.4

申请日：2003-09-11

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: G06F17/50 ,  H01L27/02

CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种布局设计仪器，含有：存储装置，用于存储由多个晶体管构成的电路的电路数据；搜索装置，用于搜索一组路径，使得通路对任一晶体管只通过一次且一组中路径的组合覆盖电路数据表示的整个电路网络；抽选装置，用于从所述搜索出的各组路径中选出路径数最少的一组路径；布局宽度确定装置，依据每个晶体管的源极和漏极的宽度、源极和漏极之间区域的宽度、未结合成公共电极的相邻晶体管对的源极和漏极之间区域的宽度、晶体管数和所选出的路径组中包含路径数，确定布局宽度；布局确定装置，用于形成关于布局的信息，其中，所述电路中包括的晶体管的源、漏和栅极都位于布局宽度的小宽度区域内；以及输出装置，用于输出所述关于布局的信息。

公开(公告)号：CN1280974C

公开(公告)日：2006-10-18

申请号：CN200310101255.9

申请日：2003-10-16

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: H02M3/07

CPC classification number: H02M3/073 ,  H02M2001/009 ,  H02M2003/071 ,  H02M2003/076

Abstract: 在一种升压装置中，第一电平移位电路(1)接收第一时钟信号(φ0)，以生成两个相位相反的第二时钟信号(φ1，)；第二电平移位电路(2)接收第一时钟信号，以生成两个相位相反的第三时钟信号(φ2，)。充电激励电路(3)使用第二时钟信号对电源电压端处的电源电压(VDD)进行升压，以生成正电压(K·VDD)；并且极性翻转电路(4)使用第三时钟信号翻转正电压，以生成绝对值与正电压相同的负电压(-K·VDD)。第二时钟信号的高电平不高于该正电压，并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于电源电压，并且第三时钟信号的低电平不低于该负电压。

公开(公告)号：CN1661655A

公开(公告)日：2005-08-31

申请号：CN200510065619.1

申请日：2005-02-16

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: G09G3/20 ,  G09G3/36 ,  G09G3/30 ,  H02M3/00

CPC classification number: G09G3/3696 ,  G02F1/13454 ,  G09G2300/0408 ,  G09G2300/0426 ,  G09G2330/02 ,  H01L27/0203 ,  H01L27/12

Abstract: 一种半导体器件，其中将电源电路设置在阵列衬底上，该器件通过抑制电源布线所占面积的增加，实现减小尺寸。本发明的特征是电源电路设置成邻接于电源电压输入端和信号线驱动电路。在电源电路与电源电压输入端之间的电源布线中，以及电源电路与信号线驱动电路之间的电源布线中有大量的电流流过。因此，通过将电源电路设置成邻接于电源电压输入端和信号线驱动电路，可以缩短其间的电源布线。相应地，与长度和宽度的乘积成比例的布线阻抗变小，使得能够接受变细的电源布线。于是，可使电源布线缩短且变细，从而可使布线面积减小。

公开(公告)号：CN1501242A

公开(公告)日：2004-06-02

申请号：CN03158127.7

申请日：2003-09-11

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: G06F9/45 ,  G02F1/136

CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体集成电路、半导体集成电路的制造方法、电荷泵电路、布局设计仪器、以及布局设计程序。自动形成一布局，该布局能够将由多个晶体管构成的电路置于一小宽度区域内。搜索部分输入关于电路数据并搜索形成的一组路径：通路对任何一个晶体管仅通过一次且一组中路径的组合能够覆盖整个电路网络。抽选部分从通过搜索发现的多组路径中选出具有最小路径数的一组路径。宽度确定部分确定布局宽度，其依据为，每个晶体管的源极和漏极宽度、源极和漏极之间区域宽度、未结合成公共电极的一些相邻晶体管对之间区域的宽度、晶体管数目、以及最少路径数。布局确定部分形成关于布局的信息，其中，包括在电路中晶体管的所有源极、漏极和栅极都位于具有确定宽度的小宽度区域内。

公开(公告)号：CN100568504C

公开(公告)日：2009-12-09

申请号：CN200710181211.X

申请日：2003-09-11

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: H01L27/02 ,  H01L27/12 ,  H01L23/528 ,  G06F17/50

CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体集成电路，含有一种结构，其中，电路中包含的晶体管的源极、漏极和栅极位于小宽度区域内，该区域的宽度由以下确定：各组路径中路径数最小的一组路径中的路径数目，所述各组路径的形成方式为对于电路中包括的任何一个晶体管都只通过通路一次且一组中的路径的组合能够覆盖电路的整个电路网络；每个晶体管的源极和漏极的宽度；源极和漏极之间区域的宽度；未结合成公共电极的一些相邻晶体管对的源极和漏极之间区域的宽度；以及电路中包含的晶体管的数目。

公开(公告)号：CN100517971C

公开(公告)日：2009-07-22

申请号：CN200510125360.5

申请日：2005-11-16

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: H03K19/094

CPC classification number: G09G3/3677 ,  H03K17/063 ,  H03K19/01735

Abstract: 一种自举电路包括：输出晶体管、设置在输出晶体管的栅极和源极之间的自举电容器、电源以及执行从电源到晶体管的栅极的供电接通/断开控制的电路。独立于晶体管的阈值电压，将自举效应之前的初始电压设为电源的电势。因此，取决于晶体管的阈值电压的变化不会影响由于自举效应引起的晶体管的源极输出的上升或下降。

公开(公告)号：CN101320754A

公开(公告)日：2008-12-10

申请号：CN200810136034.8

申请日：2005-09-19

Applicant: 日本电气株式会社 ,  NEC液晶技术株式会社

Inventor： 芳贺浩史 ,  音濑智彦 ,  浅田秀树 ,  野中义弘 ,  是成贵弘 ,  高取宪一

IPC: H01L29/786 ,  G09G3/36

CPC classification number: G09G3/3648 ,  G09G3/3688 ,  G09G2300/0408 ,  G09G2300/08 ,  G09G2310/027 ,  G09G2310/0289 ,  G09G2310/0297

Abstract: 通过抑制由于发生在利用具有浮置体的MOS晶体管的电路中的滞后效应所引起的操作故障，提供了一种电特性优异的器件。此外，改善了包括这些MOS晶体管作为组件的读出放大器电路和锁存电路的敏感度。在第一时间段(有效时间段)中，使用MOS晶体管的电特性，输出除第一电路以外的其他电路所需的信号，以及在除第一时间段以外的第二时间段(空闲时间段)中，在MOS晶体管的栅极和源极之间，施加不小于这些MOS晶体管的阈值电压的阶梯波形电压。

公开(公告)号：CN100433514C

公开(公告)日：2008-11-12

申请号：CN200410043175.7

申请日：2004-05-13

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 野中义弘

IPC: H02M3/00 ,  G09G3/36

CPC classification number: H02M3/07 ,  G09G3/3696 ,  H02J1/08 ,  H02J2001/008 ,  Y10T307/50 ,  Y10T307/511

Abstract: 一种供电电路由升压电路(1)和多个调压器构成(2，3，4)，其中，升压电路用于接收输入DC电压(VDD)来生成多个输出DC电压，每个调压器由从输出DC电压与地电压的组合中选择的两个电压供电。调压器中的每一个中的两个电压之间的压差基本相同，以稳定地操作调压器。

公开(公告)号：CN101159265A

公开(公告)日：2008-04-09

申请号：CN200710181211.X

申请日：2003-09-11

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: H01L27/02 ,  H01L27/12 ,  H01L23/528 ,  G06F17/50

CPC classification number: H01L27/1214 ,  G06F17/5068 ,  G06F17/5077 ,  H01L23/5286 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体集成电路，含有一种结构，其中，电路中包含的晶体管的源极、漏极和栅极位于小宽度区域内，该区域的宽度由以下确定：各组路径中路径数最小的一组路径中的路径数目，所述各组路径的形成方式为对于电路中包括的任何一个晶体管都只通过通路一次且一组中的路径的组合能够覆盖电路的整个电路网络；每个晶体管的源极和漏极的宽度；源极和漏极之间区域的宽度；未结合成公共电极的一些相邻晶体管对的源极和漏极之间区域的宽度；以及电路中包含的晶体管的数目。

公开(公告)号：CN1288828C

公开(公告)日：2006-12-06

申请号：CN03152390.0

申请日：2003-07-31

Applicant: 日本电气株式会社

Inventor： 野中义弘

IPC: H02M3/07

CPC classification number: H02M3/07

Abstract: 一种电荷泵型升压电路可以减少开关和电容的数目。该电荷泵型升压电路具有连接充电电容的高电势端子和低电势端子的第一电子开关和第二开关，这两个开关连接至一侧接地的第一输出电容的未接地端子。这些电子开关不在同时导通。提供了第三电子开关，用于连接充电电容的高电势端子和一侧接地的第二输出电容的未接地端子。