公开(公告)号：CN1713133A

公开(公告)日：2005-12-28

申请号：CN200510005135.8

申请日：2005-01-28

Applicant: 富士通株式会社

Inventor： 笠间一郎 ,  铃木俊明 ,  河野哲雄 ,  今福和章 ,  古川浩

IPC: G06F9/30 ,  G06F15/78

CPC classification number: G06F9/461 ,  G06F9/3885 ,  G06F9/3897

Abstract: 本发明提供了一种可以更自由地切换应用的可重构处理器。切换条件关联部件将来自多个算术和逻辑单元模块的输出关联到以切换条件代码指示的多个状态，其中，来自多个算术和逻辑单元模块的输出被用作切换算术和逻辑单元组的运算的切换条件。当切换条件代码输出部件基于被设置为切换条件的来自多个算术和逻辑单元模块的输出来判定切换条件成立时，切换条件代码输出部件输出与成立的切换条件相对应的切换条件代码。当序列器接受切换条件代码时，序列器将算术和逻辑单元组切换到对应于切换条件代码的状态。

公开(公告)号：CN101025730A

公开(公告)日：2007-08-29

申请号：CN200610086904.6

申请日：2006-06-14

Applicant: 富士通株式会社

Inventor： 笠间一郎 ,  三宅正人

IPC: G06F15/78

CPC classification number: G06F9/3001 ,  G06F7/5443 ,  G06F7/57 ,  G06F7/607 ,  G06F9/30094 ,  G06F9/345 ,  G06F9/3885 ,  G06F9/3897 ,  G06F15/7867 ,  G06F15/8015

Abstract: 本发明提供了一种可重配置电路，其包括：第一算术单元，其对第一输入数据和第二输入数据执行加法或减法，并输出输出数据；以及第一选择器，其选择所述第一算术单元的输出数据或第三输入数据，并且将所述选择的那个作为所述第一输入数据输出到所述第一算术单元。

公开(公告)号：CN1722130A

公开(公告)日：2006-01-18

申请号：CN200510059338.5

申请日：2005-03-28

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  藤沢久典 ,  吉沢英树 ,  谷泽哲 ,  笠间一郎 ,  河野哲雄 ,  今福和章 ,  古川浩 ,  瓜生士郎 ,  若吉光春

IPC: G06F15/80

CPC classification number: G06F15/8007

Abstract: 一种可重配置运算装置，包括：多个能够通过使用一条给定的第一配置数据来对自身进行重配置并能够彼此同时工作的运算单元；多个RAM；构成运算装置所需的各种处理器元件；对所述运算单元、RAM和各种处理器元件进行互连的资源间网络，其在连接到此的资源之间，以不依赖于所述资源的位置和种类的统一传输时间来执行数据传输，并且能够通过使用给定的第二配置数据对自身进行重配置；用于存储所述第一和第二配置数据的存储单元。从外部存储装置向所述配置存储器加载所述配置数据，并且基于从所述多个运算单元获得的数据，以适当的顺序和定时来向所述可重配置处理器资源提供所述第一和第二配置数据。

公开(公告)号：CN1716227A

公开(公告)日：2006-01-04

申请号：CN200410086615.7

申请日：2004-10-29

Applicant: 富士通株式会社

Inventor： 齐藤美寿 ,  藤沢久典 ,  笠间一郎 ,  河野哲雄 ,  今福和章 ,  古川浩 ,  瓜生士郎 ,  若吉光春

IPC: G06F15/16

CPC classification number: G06F15/7867

Abstract: 一种操作装置，包括：定序器，其控制多个操作设备的状态；和配置存储器，其存储作为用于操作设备中每个状态的设置信息的配置信息。在操作装置中，为向操作设备输入数据，提供了需要数据缓冲器的路径和不需要这个数据缓冲器的另一路径，提供数据缓冲器控制部分用于控制对这两个路径的选择和数据缓冲器的操作，并且根据配置信息来设置由数据缓冲器控制部分执行的数据缓冲器的操作控制和路径选择的内容。

公开(公告)号：CN1716184A

公开(公告)日：2006-01-04

申请号：CN200410103590.7

申请日：2004-12-30

Applicant: 富士通株式会社

Inventor： 瓜生士郎 ,  若吉光春 ,  河野哲雄 ,  古川浩 ,  笠间一郎 ,  今福和章 ,  铃木俊明

IPC: G06F9/38

CPC classification number: G06F15/7867 ,  G06F9/30181 ,  G06F9/3836 ,  G06F9/3869 ,  G06F9/3897

Abstract: 本发明提供了一种处理器和流水线重配置控制方法。可重配置处理器从硬件配置信息计算用于执行流水线处理的配置的执行时间，并且确定处理结束前的时钟周期。计数器将所确定的时钟周期与实际已经过去的时钟数比较，并且当已经过去的时钟数等于时钟周期时，判定流水线处理已经结束，并且将其通知给配置控制器。

公开(公告)号：CN1716180A

公开(公告)日：2006-01-04

申请号：CN200510055564.6

申请日：2005-03-16

Applicant: 富士通株式会社

Inventor： 河野哲雄 ,  古川浩 ,  笠间一郎 ,  今福和章 ,  铃木俊明 ,  齐藤美寿

IPC: G06F9/06 ,  G06F15/00

CPC classification number: G06F12/0646 ,  G06F13/1694 ,  G06F15/7867

Abstract: 一种半导体器件包括多个存储器、输出配置信息的序列发生器以及根据从序列发生器提供的配置信息重配置存储区域的存储器重配置电路。因为存储器重配置电路动态改变存储器的分配，所以可以根据使用目的重配置存储器配置并且自由改变存储容量。