公开(公告)号：CN111052357A

公开(公告)日：2020-04-21

申请号：CN201980004052.7

申请日：2019-01-28

Applicant: 富士电机株式会社

Inventor： 伊藤太一

IPC: H01L23/36 ,  H01L25/07 ,  H01L25/18

Abstract: 抑制连接端子被加热而抑制可靠性降低。配置有半导体元件(12)的主陶瓷电路基板(11)与配置有连接端子(22、32)的副陶瓷电路基板(21、31)分离地独立。因此，在半导体元件(12)产生的热介由下部的主陶瓷电路基板(11)和基板(40)之后，进一步介由副陶瓷电路基板(21、31)而向连接端子(22、32)传导。即，与连接端子(22、32)和半导体元件(12)配置于同一陶瓷电路基板的情况相比，来自半导体元件(12)的热不易被传导。

公开(公告)号：CN305188098S

公开(公告)日：2019-05-31

申请号：CN201830624274.7

申请日：2018-11-06

Applicant: 富士电机株式会社

Designer： 伊藤太一 ,  市川裕章 ,  挂布光泰 ,  山野彰生 ,  山本拓也

Abstract: 1．本外观设计产品的名称：半导体组件。
2．本外观设计产品的用途：本产品是安装有功率半导体元件的半导体组件。
3．本外观设计产品的设计要点：本外观设计的设计要点在于产品的形状。
4．最能表明本外观设计设计要点的图片或照片：立体图1。