公开(公告)号：CN116434804A

公开(公告)日：2023-07-14

申请号：CN202310687758.6

申请日：2023-06-12

Applicant: 安徽大学

Inventor： 周永亮 ,  韦一鸣 ,  杨震 ,  周子璇 ,  彭春雨 ,  戴成虎 ,  郝礼才 ,  李鑫 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/419 ,  G11C16/10 ,  G11C16/26 ,  G06F11/14 ,  G11C7/10

Abstract: 本发明属于集成电路技术领域，具体涉及一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路。nvSRAM单元包括PMOS管P1~P4，NMOS管N1~N5，以及磁隧穿结MTJ1和MTJ2，其中，P1、P2、N1、N2、N4、N5构成6T单元，其余构成NVM。NVM中，MTJ1正向接存储节点Q，反向接N3和P3的源极；MTJ2正向接存储节点QB，反向接N3和P4的源极。P3和P4的漏极接小电源VDD2；P3和P4的栅极接第一控制信号；N3的栅极接第二控制信号。模式切换电路包括两个反向器，两个与门，一个或门。本发明解决了现有电路无法在可靠性、高速性能和低功耗等指标方面实现平衡的问题。

公开(公告)号：CN115954029A

公开(公告)日：2023-04-11

申请号：CN202310026356.1

申请日：2023-01-09

Applicant: 安徽大学

Inventor： 周永亮 ,  周子璇 ,  施琦 ,  杨震 ,  韦一鸣 ,  彭春雨 ,  吴秀龙

IPC: G11C11/419 ,  G11C11/02 ,  G11C7/18 ,  G11C8/14

Abstract: 本发明涉及静态随机存储器技术领域，更具体的，涉及多比特运算模块，以及使用了该模块的存内计算电路结构。本发明的多比特运算模块通过计算位线负载电容的放电累加完成了多比特乘累加运算，分比特权重和分离全局位线的设计具有良好的计算并行度和稳定性，具有较高的推理精度，且与后续的量化单元模块配合获得量化输出，可支持深度神经网络中多比特MAC运算。