内弧形顶薄壁应变筒投入式光纤Bragg光栅压力传感器

    公开(公告)号:CN100595543C

    公开(公告)日:2010-03-24

    申请号:CN200810010625.0

    申请日:2008-03-10

    Abstract: 一种内弧形顶薄壁应变筒投入式光纤Bragg光栅压力传感器,属于传感器技术领域,涉及一种投入式的压力测量的光纤Bragg光栅压力传感器。其特征是金属薄壁内筒的内侧顶端是弧形结构;压力测量光纤Bragg光栅和温度补偿光纤Bragg光栅均采用金属化封装,压力测量光纤Bragg光栅用金属沿轴向焊接在金属薄壁内筒的外壁侧面,温度补偿光纤Bragg光栅用金属焊接在金属薄壁内筒的顶端外侧,压力测量光纤Bragg光栅和温度补偿光纤Bragg光栅呈相互垂直方向;两条信号引出单模光纤在通过光纤出孔时也采用局部金属化封装,用金属焊接于光纤出孔处,并将光纤出孔封闭。本发明的效果和益处是可提高了压力传感器的压力测量范围,解决两条Bragg光栅交叉敏感问题,提高传感器的工作温度范围。

    一种针对图像分类神经网络分类器决策空间的优化方法

    公开(公告)号:CN117372747A

    公开(公告)日:2024-01-09

    申请号:CN202311237840.5

    申请日:2023-09-25

    Abstract: 本发明属于计算机视觉领域,公开提供了一种针对图像分类神经网络分类器决策空间的优化方法。针对图像分类神经网络分类器决策空间的优化方法包括:分类器内设置正弦激活函数ASIN,分类器权重矩阵等角投影;分类器内设置正弦激活函数ASIN对输入分类器的特征进行中心对称的非线性激活,分类器权重矩阵等角投影使得分类器权重矩阵的列向量两两之间夹角相等,且最大化;分类器内设置正弦激活函数ASIN可以让决策空间的特征分布关于原点中心对称分布,分类器权重矩阵等角投影使得类间距离最大化,提升网络分类性能,同时促进权重矩阵等角紧框架形成,加快网络收敛速度。

    一种电容阵列可锁定的单端SAR ADC电路及其工作方法

    公开(公告)号:CN116260459A

    公开(公告)日:2023-06-13

    申请号:CN202211598534.X

    申请日:2022-12-12

    Abstract: 本发明提出一种电容阵列可锁定的单端SAR ADC电路及其工作方法,包括采样保持电路,比较器,SAR控制逻辑模块,带有锁定开关的DAC电容阵列。在开始模数转换之前,需要确定电容阵列中的锁定开关是否需要闭合。因此,将输入信号先与特定的电压进行比较,根据比较结果,判断锁定开关的关断情况,如果锁定开关断开,则单端SAR ADC进行正常的模数转换;如果锁定开关闭合,则单端SAR ADC的电容阵列中与锁定开关相连的电容将会被锁定,保持锁定连接到GND。当输入信号比较小时,通过将锁定开关闭合,将高位电容锁定,可以减少电容阵列不必要的切换,只需要以较少的硬件开销为代价,就能大大节省电容阵列和开关所产生的功耗。

    一种垂直型CMOS电路结构及其制作方法

    公开(公告)号:CN116013858A

    公开(公告)日:2023-04-25

    申请号:CN202211599448.0

    申请日:2022-12-12

    Abstract: 本发明提出一种垂直型CMOS电路结构及其制作方法,属于集成电路领域。制作步骤如下:在P型掺杂衬底上制作NMOS器件;在N型掺杂衬底上制作PMOS器件;分别制作与PMOS、NMOS中源、漏、栅相连接的金属接触点;利用键合设备对两片晶圆进行键合;对键合后晶圆进行减薄,并完成后续工艺;键合时,1个NMOS器件与多个PMOS器件形成垂直型CMOS结构,或者1个PMOS器件与两个以上NMOS器件形成垂直型CMOS结构。本发明的垂直型CMOS电路结构可以提高载流子迁移率;可以降低MOS管噪声;电路结构中将不存在闩锁效应;能提高单位面积内的晶体管数量;将省略部分光刻、刻蚀、注入和沉积工艺,提高生产效率。

    低功耗改进型带隙基准温度读出电路

    公开(公告)号:CN113485512B

    公开(公告)日:2022-03-25

    申请号:CN202110842021.8

    申请日:2021-07-26

    Abstract: 本发明涉及传感器设计与应用技术领域,提供一种低功耗改进型带隙基准温度读出电路,包括彼此电连接的模数转换电路和带隙基准电路,所述带隙基准电路包括目标电压产生电路和运算放大器。所述目标电压产生电路包括:第一三极管、第二三极管、第三三极管、第四三极管、第一电阻器、第二电阻器、第三电阻器和第四电阻器。所述运算放大器的负极输入端连接有第一节点,正极输入端连接有第二节点,输出端连接有第四节点;第三电阻器和第四电阻器的上端都接有电源电压,下端分别连接到所述第一节点和第二节点。本发明能够提高温度读出的效率并降低功耗。

    一种自校准的高精度数字时间转换电路

    公开(公告)号:CN113552793A

    公开(公告)日:2021-10-26

    申请号:CN202110841898.5

    申请日:2021-07-26

    Abstract: 本发明提供一种自校准的高精度数字时间转换电路。本发明包括:数字模拟转换器DAC、电容阵列、由多个开关组成的开关阵列及反相器;数字模拟转换器DAC连接电容阵列;电容阵列与反相器相连;反相器连接输出端;数字模拟转换器DAC、电容阵列、反相器及接地端分别设有开关;电容阵列,包括固定容值电容cap和可变容值电容cap_vary;数字模拟转换器DAC根据输入的代表时间延迟的数字控制字对电容阵列进行充电,并将基准电流源的电流变化反馈给可变电容cap_vary,从而对电容阵列的电容值进行补偿校准;反相器根据补偿校准后的电容阵列的电容值输出时钟信号。解决了现有技术中,基准电流受温度、工艺、电压变化的影响,导致输出时钟信号发生越位偏移的技术问题。

    一种氧化镓外延膜的制备方法及氧化镓外延膜

    公开(公告)号:CN103489967B

    公开(公告)日:2016-07-13

    申请号:CN201310399590.5

    申请日:2013-09-05

    Abstract: 本发明涉及半导体材料制备领域,公开了一种氧化镓外延膜的制备方法及氧化镓外延膜,采用三甲基镓或三乙基镓作为镓源,以气态含氧物质作为氧源,以含氢的化合物作为辅助反应气体,进而制备氧化镓外延膜。本发明使用MOCVD系统且通过调节生长参数、加入辅助反应物和优化后续处理方法来制备氧化镓外延膜,该方法能够让有机源充分反应,且反应产物可以完全脱离,避免了碳及其相关化合物的再次沉积对氧化镓膜表面造成的污染;经本方法制备的氧化镓外延膜性能优异,符合未来工业化量产的需求。

    空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜

    公开(公告)号:CN103469173A

    公开(公告)日:2013-12-25

    申请号:CN201310414275.5

    申请日:2013-09-12

    Abstract: 本发明提供一种空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜,空穴导电特性氧化镓膜的制备方法包括以下步骤:将衬底置于密封反应室内的生长托盘上,加热托盘到高于氧化镓膜预期生长温度10-200℃,对衬底进行热处理;将托盘温度降到预定生长温度后,在预设压强范围内继续对反应室抽气;向反应室内通入镓源、氧源和掺杂源,实现氧化镓膜的外延生长;当氧化镓膜生长过程结束后,对氧化镓膜进行原位热处理或直接将氧化镓膜缓慢降温取样或取样后再进行热处理,得到空穴导电特性氧化镓膜。本发明步骤科学、合理,克服了现有技术的诸多问题,提供了一种有效的受主掺杂途径,能制备具有不同空穴浓度的氧化镓膜。

Patent Agency Ranking