-
公开(公告)号：CN106067817B
公开(公告)日：2019-02-26
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
公开(公告)号：CN111030698B
公开(公告)日：2023-04-07
申请号：CN201911246362.8
申请日：2019-12-08
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。
-
公开(公告)号：CN110635801B
公开(公告)日：2023-02-10
申请号：CN201911026412.1
申请日：2019-10-26
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种抑制参考杂散的注入锁定时钟倍频器。本发明包括：频率锁定单元、相位锁定单元、延时校正单元、注入脉冲产生电路、注入锁定数控振荡器和时钟与快照产生电路；频率锁定单元用于控制输出时钟信号的频率；相位锁定单元用于锁定输出时钟信号的频率和相位；延时校正单元用于降低相位误差路径上的延时；注入锁定数控振荡器用于产生输出高频时钟信号；时钟与快照产生电路用于将振荡器的高频时钟信号转换成低频率的快照信号。本发明由参考时钟信号生成脉冲信号，通过向振荡器中注入该稳定的低频脉冲信号，相位锁定和延时校正，使振荡器锁定在目标频率，输出时钟信号具有较低的相位噪声和参考杂散。
-
公开(公告)号：CN111030698A
公开(公告)日：2020-04-17
申请号：CN201911246362.8
申请日：2019-12-08
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。
-
公开(公告)号：CN110649922A
公开(公告)日：2020-01-03
申请号：CN201911026411.7
申请日：2019-10-26
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于集成电路技术领域，具体为一种数字时钟倍频器。本发明的数字时钟倍频器包括：包括若干个级联的二倍频单元，每个二倍频单元由一个占空比恢复电路和一个二倍频器级联而成；占空比恢复电路用于将任意占空比的输入信号恢复至占空比为50%；所述二倍频器：产生50%占空比的输入信号的二倍频信号。本发明通过级联占空比恢复电路和二倍频器，产生输入时钟的多倍频信号。本发明的检测和控制电路均可由标准数字电路实现，可以方便地应用于数字系统或混合信号系统中，提供多个不同频率的时钟。
-
Patent Agency Ranking
-
公开(公告)号：CN111010186B
公开(公告)日：2023-03-07
申请号：CN201911287833.X
申请日：2019-12-15
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于集成电路技术领域，具体为具有高线性度的电压时间转换器。本发明电压时间转换器，由两条等比速率的充放电路径组成；每条充放电路径都包含控制开关、以晶体管组成的电流源和反相器。本发明将两路径中其中一条的放电电压节点VOUTP提高大于VDD来改善电压时间转换器的线性度，以及得到更大的输出范围，并使另外一条路径的放电电压节点VOUTN小于VDD来缩小电压时间转换器产生的固定延时，以提高转换速率，藉由控制信号CKS1、CKS2和CKS3的运作来避免额外的功率消耗。此外，本发明使用定电流充放电，以实现稳定的转换增益，并设计一个校正信号Vgain，以避免增益不受工艺、温度以及电源电压影响。
-
公开(公告)号：CN110649922B
公开(公告)日：2022-12-20
申请号：CN201911026411.7
申请日：2019-10-26
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于集成电路技术领域，具体为一种数字时钟倍频器。本发明的数字时钟倍频器包括：包括若干个级联的二倍频单元，每个二倍频单元由一个占空比恢复电路和一个二倍频器级联而成；占空比恢复电路用于将任意占空比的输入信号恢复至占空比为50%；所述二倍频器：产生50%占空比的输入信号的二倍频信号。本发明通过级联占空比恢复电路和二倍频器，产生输入时钟的多倍频信号。本发明的检测和控制电路均可由标准数字电路实现，可以方便地应用于数字系统或混合信号系统中，提供多个不同频率的时钟。
-
公开(公告)号：CN110166045B
公开(公告)日：2021-06-04
申请号：CN201910339120.7
申请日：2019-04-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种提取信号变化沿的快照电路。本发明包括：使能与时钟控制电路和快照输出电路；使能与时钟控制电路用于产生控制快照输出电路工作的信号，包括使能、复位与时钟信号；快照输出电路用于在使能与时钟控制电路控制下，在使能窗口信号有效区间内，被提取时钟变化沿到来后，产生一个变化沿信号；之后被适当复位，准备输出下一个变化沿信号，其输出为快照信号变化沿，反映被提取信号的相位信息。本发明处理高频率的被提取信号，输出信号频率接近参考时钟信号，从而降低相位信息处理电路工作频率，减少相位信息处理电路的功耗与设计难度。
-
公开(公告)号：CN111010186A
公开(公告)日：2020-04-14
申请号：CN201911287833.X
申请日：2019-12-15
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于集成电路技术领域，具体为具有高线性度的电压时间转换器。本发明电压时间转换器，由两条等比速率的充放电路径组成；每条充放电路径都包含控制开关、以晶体管组成的电流源和反相器。本发明将两路径中其中一条的放电电压节点VOUTP提高大于VDD来改善电压时间转换器的线性度，以及得到更大的输出范围，并使另外一条路径的放电电压节点VOUTN小于VDD来缩小电压时间转换器产生的固定延时，以提高转换速率，藉由控制信号CKS1、CKS2和CKS3的运作来避免额外的功率消耗。此外，本发明使用定电流充放电，以实现稳定的转换增益，并设计一个校正信号Vgain，以避免增益不受工艺、温度以及电源电压影响。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.02 seconds)
