忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法

    公开(公告)号:CN109543831B

    公开(公告)日:2024-03-19

    申请号:CN201811391904.6

    申请日:2018-11-21

    Applicant: 复旦大学

    Abstract: 本发明公开了一种忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法,其中交叉阵列包括横线、纵线、忆阻器,分压控制装置的每个分压控制单元包括正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端。每个分压控制单元的分压电压信号输入端与其上一级单元的分压电压信号输出端连接,正常电压信号输出端与交叉阵列的横线连接,选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号,通过被逐级分压的电压信号实现阻态的等效扩展。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求、阻态扩展效率较高的特点。

    一种针对TFT阈值电压漂移的SPICE仿真方法

    公开(公告)号:CN111090928B

    公开(公告)日:2021-10-22

    申请号:CN201911131648.1

    申请日:2019-11-19

    Applicant: 复旦大学

    Abstract: 本发明属于液晶显示面板技术领域,具体涉及针对TFT阈值电压漂移的SPICE仿真方法。本发明是在现有TFT SPICE仿真模型基础上,并联一个由电容C和一个电阻R组成的子电路,仿真时,在TFT的栅极G增加一个受控电压源,从而实现对TFT器件阈值电压漂移现象的建模和仿真。本发明仿真结果可以用来判断TFT器件转移特性曲线漂移对液晶面板显示质量,以及显示用OLED亮度和寿命的影响,从而使平板显示器的设计更加可靠。

    用于半导体显示的栅驱动电路单元、驱动电路及显示装置

    公开(公告)号:CN110992896A

    公开(公告)日:2020-04-10

    申请号:CN201911131211.8

    申请日:2019-11-19

    Applicant: 复旦大学

    Abstract: 本发明属于半导体显示技术领域,具体为一种显示面板的栅驱动单元,驱动电路及显示装置。本发明通过若干个TFT和1个平板电容,实现面板显示中对开关TFT栅极驱动的功能单元,其包括正向输入模块、反向输入模块、上拉模块、下拉模块和一个反相器;通过驱动单元间的连接,实现栅极驱动信号的移位寄存功能,形成显示面板的栅极驱动电路。本发明通过较少的TFT及电容,实现对显示面板栅极的稳定驱动,有利于实现较高的空间利用率,窄边框,降低功耗,提高显示面板的生产效率和良品率。

    忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法

    公开(公告)号:CN109543831A

    公开(公告)日:2019-03-29

    申请号:CN201811391904.6

    申请日:2018-11-21

    Applicant: 复旦大学

    Abstract: 本发明公开了一种忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法,其中交叉阵列包括横线、纵线、忆阻器,分压控制装置的每个分压控制单元包括正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端。每个分压控制单元的分压电压信号输入端与其上一级单元的分压电压信号输出端连接,正常电压信号输出端与交叉阵列的横线连接,选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号,通过被逐级分压的电压信号实现阻态的等效扩展。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求、阻态扩展效率较高的特点。

    基于忆阻器的存储器内计算架构

    公开(公告)号:CN109542391A

    公开(公告)日:2019-03-29

    申请号:CN201811329873.1

    申请日:2018-11-09

    Applicant: 复旦大学

    CPC classification number: G06F7/4833 G06F21/72

    Abstract: 本发明属于集成电路技术领域,具体为一种基于忆阻器的存储器内计算架构。本发明的基于忆阻器的存储器内计算架构包括忆阻器阵列和辅助电路;忆阻器阵列是一个交叉阵列,由若干水平方向的互连线和若干竖直方向的互连线互相交叉构成,每个交叉处有一个忆阻器单元;忆阻器阵列实现存储内计算时,动态划分为存储区和计算区;计算区用于实现与、或、非、与非、或非、异或这些逻辑运算;计算区的运算结果保存在存储区;辅助电路用于进行除与、或、非、与非、或非、异或等逻辑运算之外的复杂运算包括数据处理、加密运算等。本发明可用于物联网终端架构中替代传统的物联网终端架构中的SRAM和Flash模块。本发明有利于改善物联网终端的低功耗和信息安全特性。

    一种掺杂改性的镍金属薄膜及其制备方法

    公开(公告)号:CN106119805A

    公开(公告)日:2016-11-16

    申请号:CN201610486298.0

    申请日:2016-06-28

    Applicant: 复旦大学

    CPC classification number: C23C16/06

    Abstract: 本发明公开了一种掺杂改性的镍金属薄膜及其制备方法,该方法包含至少一个反应循环,每个反应循环包含以下步骤:S1,向反应腔中通入NiCp2蒸汽,使其与反应腔中的衬底表面充分反应;S2,向反应腔中通入无氧保护气氛吹洗;S3,向反应腔中通入NH3等离子体,使其与含有NiCp2的衬底表面充分发生化学反应;S4,向反应腔中通入无氧保护气氛以将未反应NH3等离子体及反应副产物吹洗干净,获得掺杂改性的镍金属薄膜;其中,掺杂改性的镍金属薄膜厚度依循环数而定。本发明提供的方法工艺流程简单易控,与集成电路制造工艺兼容性好,生长温度低,生长温度区间大,而且制备的Ni(CN)金属薄膜杂质少,性能可控,薄膜的表面平整度和台阶覆盖好且成分和厚度均匀性好。

    一种降低AMOLED像素驱动电路中驱动TFT功耗的方法

    公开(公告)号:CN109360850B

    公开(公告)日:2021-10-22

    申请号:CN201811308208.4

    申请日:2018-11-05

    Applicant: 复旦大学

    Abstract: 本发明属于集成电路设计技术领域,具体为一种降低AMOLED像素电路中驱动TFT功耗的方法。本发明通过减小AMOLED像素电路中作为驱动TFT(包括N型TFT和P型TFT)的阈值电压的绝对值|VTH|,从而降低其功耗。包括以下技术手段:生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控;离子注入;在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴;调节作为沟道层的半导体薄膜的参杂浓度和厚度。本发明可以降低AMOLED显示面板中每一个亚像素在工作时的功耗。从而降低整个OLED显示面板的工作功耗。

    一种忆阻器阻态数目扩展的结构及相关方法

    公开(公告)号:CN109524039B

    公开(公告)日:2020-10-09

    申请号:CN201811391853.7

    申请日:2018-11-21

    Applicant: 复旦大学

    Abstract: 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法,能够在忆阻器交叉阵列中实现阻态数目扩展的结构,包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群;其中,阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线,连接起交叉阵列单元中每两条相邻的横线或纵线,各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开,使接受输入信号的横线或纵线上所接的忆阻器并联,实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法,以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。

    一种多级单元薄膜晶体管存储器及其制备方法

    公开(公告)号:CN107482014B

    公开(公告)日:2019-04-12

    申请号:CN201710538920.2

    申请日:2017-07-04

    Applicant: 复旦大学

    Abstract: 本发明公开了一种多级单元薄膜晶体管存储器及其制备方法,所述存储器的结构从下至上依次设置有:栅电极、电荷阻挡层、电荷俘获层、电荷隧穿层、有源区以及源、漏电极;其中,所述电荷隧穿层将所述电荷俘获层完全包围,以使所述电荷俘获层与外界完全隔离;所述电荷俘获层的材料为ZnO、In2O3、Ga2O3、SnO2、InSnO或IGZO中的任意一种。本发明所制备的薄膜晶体管存储器的电荷俘获层完全被电荷隧穿层包围,与外界完全隔离,防止了在工艺过程中电荷俘获层的物理性质和化学组成发生改变,减少了存储在电荷俘获层中电荷的流失,提高了数据的保持特性和器件性能的稳定性;采用金属氧化物半导体薄膜作为存储器的电荷俘获层,可以实现多级单元存储,提高了存储密度。

    一种忆阻器阻态数目扩展的结构及相关方法

    公开(公告)号:CN109524039A

    公开(公告)日:2019-03-26

    申请号:CN201811391853.7

    申请日:2018-11-21

    Applicant: 复旦大学

    Abstract: 本发明涉及一种忆阻器阻态数目扩展的结构及相关方法,能够在忆阻器交叉阵列中实现阻态数目扩展的结构,包含交叉阵列单元、阻态扩展功能线群、输入线群、输出线群、单元连接线群;其中,阻态扩展功能线群通过多条末端为第一选通器的阻态扩展功能线,连接起交叉阵列单元中每两条相邻的横线或纵线,各个第一选通器根据控制端信号使所在阻态扩展功能线的信号路连通或断开,使接受输入信号的横线或纵线上所接的忆阻器并联,实现阻态扩展。本发明还实现了在忆阻器交叉阵列中实现阻态数目扩展的方法,以及对交叉阵列中忆阻器阻值写入的方法。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求的特点。

Patent Agency Ranking