公开(公告)号：CN100369199C

公开(公告)日：2008-02-13

申请号：CN200510072898.4

申请日：2005-05-17

Applicant: 国际商业机器公司

Inventor： 陈国仕 ,  罗伯特·J·米勒 ,  艾林·C·琼斯 ,  阿图尔·阿伊梅拉

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

Abstract: 本发明公开了一种具有多晶SiGe结的MOSFET器件的结构和制造方法。Ge在Si上选择性地生长，Si在Ge上选择性地生长。Ge和Si层的交替淀积形成SiGe结。所述淀积的层进行掺杂，随后掺杂剂向外扩散入器件本体中。位于所述多晶Ge和Si层之间的薄的、多孔氧化物层提高了SiGe结的各向同性。

公开(公告)号：CN1591803A

公开(公告)日：2005-03-09

申请号：CN200410057604.6

申请日：2004-08-20

Applicant: 国际商业机器公司

Inventor： 哈赛恩·I·汉纳非 ,  戴维·J·弗兰克 ,  陈国仕

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L29/66545 ,  H01L29/665 ,  H01L29/66537 ,  H01L29/7842 ,  Y10S438/938

Abstract: 本发明提供一种使用镶嵌－栅极工艺，用于通过应变Si提高FET的迁移性能的方法。通过在沟道区引入局部应变，而不在器件源和漏区引入应变，在Si或硅绝缘体(SOI)结构中故意造成迁移率和FET特性的变化。本发明方法的优点在于，不使源和漏结应变而得到泄露非常低的结，而且它不需要像应变Si/松弛SiGe系统那样的任何特殊的衬底准备。并且，本发明的方法与目前主流CMOS工艺是兼容的。本发明还提供一种CMOS器件，这种CMOS器件具有使用本发明方法形成的局部应变Si沟道。