公开(公告)号：CN101419495A

公开(公告)日：2009-04-29

申请号：CN200710166839.2

申请日：2007-10-22

Applicant: 国际商业机器公司

Inventor： 沈文博 ,  李彧 ,  王艳琦 ,  杨雨东

IPC: G06F1/32

CPC classification number: G06F13/4286 ,  G06F13/14 ,  G06F13/42 ,  Y02D10/14 ,  Y02D10/151

Abstract: 本发明提供了降低计算机系统中I/O功率的方法，降低计算机系统中I/O功率的装置，以及计算机系统。根据本发明的一个方面，提供了一种降低计算机系统中I/O功率的方法，包括以下步骤：缓存要发送到总线上的各路数据；对缓存的各路数据按照编码规则进行n位至n+m位编码，其中n和m均是大于等于1的整数，所述编码规则用于降低码型的切换频率；以及将编码的各路数据发送到所述总线上。

公开(公告)号：CN101308461A

公开(公告)日：2008-11-19

申请号：CN200710105004.6

申请日：2007-05-18

Applicant: 国际商业机器公司

Inventor： 戈弋 ,  沈文博 ,  邵鹏 ,  别晓媛 ,  梁志勇

IPC: G06F9/46

CPC classification number: G06F9/526 ,  G06F2209/521 ,  G06F2209/522

Abstract: 公开了一种处理器，包括：至少一个处理核心，所述至少一个处理核心中的每个处理核心被配置成响应特定指令的执行向地址仲裁器提交与所述特定指令相应的锁事务请求，所述锁事务请求包括在地址总线上声明的锁变量地址；开关装置，分别与地址仲裁器和锁控制器连接，用于识别所述锁事务请求并将所述锁事务请求通知锁控制器；锁控制器，用于响应所述锁事务请求而进行锁事务处理，并将处理结果通知给发出所述请求的处理核心。

公开(公告)号：CN101493761B

公开(公告)日：2013-05-29

申请号：CN200810003557.5

申请日：2008-01-25

Applicant: 国际商业机器公司

Inventor： 沈文博 ,  邵鹏 ,  李彧 ,  常晓涛 ,  戈弋 ,  王华勇 ,  邹峘浩

IPC: G06F9/38

CPC classification number: G06F1/3287 ,  G06F9/3867 ,  G06F9/3885 ,  G06F9/4818 ,  G06F11/30 ,  G06F13/18 ,  Y02D10/14

Abstract: 一种处理器流水线处理指令的方法及相应的处理器，其中根据功能将流水线分为基本流水级和增强流水级，其中所述基本流水级始终启用；根据工作负载的性能要求启用或关闭所述增强流水级。还公开了一种中央处理单元的流水线处理指令的方法，其中根据功能将流水线分为基本流水级和增强流水级；将每个流水级分为一个基本模块和至少一个增强模块，其中所述基本模块始终启用；根据工作负载的性能要求启用或关闭所述流水级中的增强模块。

公开(公告)号：CN101546276B

公开(公告)日：2012-12-19

申请号：CN200810084151.4

申请日：2008-03-26

Applicant: 国际商业机器公司

Inventor： 刘朝俊 ,  沈文博 ,  戈弋 ,  平原

IPC: G06F9/48 ,  G06F15/16

CPC classification number: G06F9/4812 ,  G06F9/505

Abstract: 本申请公开了一种在多核处理器环境下实现中断调度的方法以及相应的多核处理器和计算机系统。其中，多核处理器包含中断调度器和N个具有中断处理能力的核心，且所述N个核心被分为多个核心组，其中N为大于1的正整数，所述方法包括以下步骤：a.根据从外部到来的中断，生成令牌；b.根据所述中断，确定优先处理该中断的核心组，作为热组；以及c.将令牌传送到热组，并从热组中的第一个核心开始，依次判断是否满足中断调度结束条件，并且一旦确定满足了中断调度结束条件，就将当前核心确定为要处理所述中断的响应核心。利用本发明，能够有效地减小处理器响应中断的延迟，从而提供优化的处理器性能。

公开(公告)号：CN101546282B

公开(公告)日：2011-05-18

申请号：CN200810086951.X

申请日：2008-03-28

Applicant: 国际商业机器公司

Inventor： 沈晓伟 ,  王华勇 ,  沈文博 ,  邵鹏

IPC: G06F11/14 ,  G06F12/08

CPC classification number: G06F12/0884 ,  G06F12/0811

Abstract: 公开了一种用于在处理器中执行写拷贝的方法和设备。该处理器包括处理器核、在逻辑上划分为第一L1高速缓存和第二L1高速缓存的L1高速缓存、和L2高速缓存，第一L1高速缓存用于保存新数据以及第二L1高速缓存用于保存旧数据。该方法可以包括步骤：响应于来自处理器核的存储操作，判断是否L2高速缓存中相应的高速缓存线已经被修改。当确定L2高速缓存中相应的L2高速缓存线未被修改时，将该相应的L2高速缓存线中的旧数据拷贝到第二L1高速缓存，并且然后将新数据写入该相应的L2高速缓存线。当确定L2高速缓存中相应的L2高速缓存线被修改时，直接将新数据写入该相应的L2高速缓存线。

公开(公告)号：CN101493804A

公开(公告)日：2009-07-29

申请号：CN200810000248.2

申请日：2008-01-24

Applicant: 国际商业机器公司

Inventor： 沈文博 ,  刘朝俊 ,  戈弋 ,  刘强

IPC: G06F13/42

Abstract: 本申请涉及数据总线系统及其编/解码器和方法。数据总线编码器包括：总线翻转编码器，根据预定总线翻转编码方案对数据进行总线翻转编码，以产生编码数据和翻转指示信息；虚拟位组产生器，根据预定编码映射将所述翻转指示信息转换成虚拟位组；和纠错检错编码器，根据预定纠错检错编码方案生成虚拟字的纠错检错码，所述预定纠错检错编码方案的检错位数比纠错位数至少多一位，该映射使得虚拟位组的所有可能取值与根据该映射转换不到的参考虚拟位组之间的汉明距离为固定值且不大于纠错检错编码方案的纠错位数，虚拟字包含要输出的数据、与该数据相应的虚拟位组和根据纠错检错编码方案的需要配置的取固定值的填充位。